русс | укр

Языки программирования

ПаскальСиАссемблерJavaMatlabPhpHtmlJavaScriptCSSC#DelphiТурбо Пролог

Компьютерные сетиСистемное программное обеспечениеИнформационные технологииПрограммирование

Все о программировании


Linux Unix Алгоритмические языки Аналоговые и гибридные вычислительные устройства Архитектура микроконтроллеров Введение в разработку распределенных информационных систем Введение в численные методы Дискретная математика Информационное обслуживание пользователей Информация и моделирование в управлении производством Компьютерная графика Математическое и компьютерное моделирование Моделирование Нейрокомпьютеры Проектирование программ диагностики компьютерных систем и сетей Проектирование системных программ Системы счисления Теория статистики Теория оптимизации Уроки AutoCAD 3D Уроки базы данных Access Уроки Orcad Цифровые автоматы Шпаргалки по компьютеру Шпаргалки по программированию Экспертные системы Элементы теории информации

ОЗУ на 64 бита (К155 РУ2)


Дата добавления: 2015-08-06; просмотров: 1037; Нарушение авторских прав


 

А1

1 DC 0 16 х 4 & Q1

2 1

4 .. НИ & Q2

А4 8 ..

.. & Q3

V о V 15

& Q4


ЗП

&

Д1

&

Д2

&

Д3

&

Д4

&

W &

Данный накопитель информации представлен в виде 16 ячеек по 4 разряда. Дешифратор адреса дешифрирует код адреса поступившего по младшему разряду шины адреса и подключает соответствующую ячейку к источнику питания. В зависимости от управляющих сигналов V,W происходит либо процесс записи, либо считывания информации. Если идет запись по шине данных выставляется 4-х разрядное слово и соответственно через элементы «И-НЕ» поступают на ту ячейку, которая активизирована дешифратором адреса. Данные запишутся в параллельном коде. При считывании информации выход активизированной ячейки подключается через элементы «И» к шине данных и происходит процесс считывания.

 

 
 


А1 16 x 4

А2 Q1

А3

А4 Q2

Д1

Д2 Q3

Д3

Д4 Q4

 
 


V

W

 

 

При V=0 одна из цепочек соответствующая, выставленному адресу переходит в рабочее состояние и ёе сигналы передаются через соответствующие элементы И на выход.

При V=1 на всех выходах дешифратора адреса низкие уровни и следовательно все триггеры отключены от шин накопителя.

При V=0,W=0 на выбранную цепочку поступают информационные сигналы Д1,..,Д4 и соответствующий элемент «И» вырабатывает сигнал записи информации. В этом режиме при смене информации на входе ОЗУ происходит перезапись информации в данном слове массива.

При V=1,W=0 входная информация проходит непосредственно на выход МС, минуя массив триггеров накопителя.

При V=1,W=1 запрещена работа дешифратора , узла «И» вырабатывающего сигнал «запись» и всех других входных элементов.



Таким образом, блок управления обеспечивает работу ОЗУ в 4-х режимах: считывание, запись, хранении и сквозной перенос информации.

 

 




<== предыдущая лекция | следующая лекция ==>
Структурная схема ЗУ | Динамическое ОЗУ


Карта сайта Карта сайта укр


Уроки php mysql Программирование

Онлайн система счисления Калькулятор онлайн обычный Инженерный калькулятор онлайн Замена русских букв на английские для вебмастеров Замена русских букв на английские

Аппаратное и программное обеспечение Графика и компьютерная сфера Интегрированная геоинформационная система Интернет Компьютер Комплектующие компьютера Лекции Методы и средства измерений неэлектрических величин Обслуживание компьютерных и периферийных устройств Операционные системы Параллельное программирование Проектирование электронных средств Периферийные устройства Полезные ресурсы для программистов Программы для программистов Статьи для программистов Cтруктура и организация данных


 


Не нашли то, что искали? Google вам в помощь!

 
 

© life-prog.ru При использовании материалов прямая ссылка на сайт обязательна.

Генерация страницы за: 0.026 сек.