Программируемый контроллер ПДП КР 580 ВТ 57

А0 ... А7

___

ПП(Д0-Д3) БА ВМ

ЗП __

Д0 ЗП ВУ

ЗУ СВ ЧТ/ЗП ЧТ ВУ

ПЗ ЗП П

ЧТ П

Д3 РСК

РУР

Д0

ПЗХВ КС

БД ГТ

Д7 РА УУ М128

СПРА

ЗЗХД

УСТ ТИ

Данная микросхема содержит 4 канала, обеспечивающих адресацию памяти массивами до 16 Кб, путем формирования последовательности с возможностью задания любого из 64 начальных адресов. Микросхема состоит из запоминающего устройства, содержащего 4 пары 16 разрядных регистров.

Блок приема запросов предназначен для осуществления приема запросов от внешних устройств и осуществления арбитража с выработкой разрешающего сигнала ПДП.

Восьмиразрядный регистр состояния каналов, формирует условия конца счета конкретных каналов, а также код обновления данных в запоминающем устройстве.

Буфер адреса - хранит и выдает код адреса ячейки запоминающего устройства.

Восьмиразрядный буфер данных хранит и выдает данные для передачи в запоминающее устройство от внешнего устройства.

Схема выработки сигналов чтения и записи формирует управляющие сигналы для обмена информацией между памятью и внешним устройством.

Система управления осуществляет управление всеми блоками входящих в микросхему. В процессе работы микросхема может принимать следующие состояния:

1. исходное

2. программирования

3. ожидание для подтверждения прямого доступа к памяти

4. обслуживание прямого доступа к памяти

Исходное состояние обеспечивается сигналом установки выбранного канала при получении запроса соответствующего внешнего устройства.

В режиме программирования по шине данных микропроцессор записывает в память начальный адрес ячейки памяти области, отведенной для прямого доступа к памяти.

В режиме обслуживания микропроцессор отключается от шины данных и происходит обмен информацией между внешним устройством и запоминающим устройством.