В развитии архитектур МП наблюдается два подхода. Первый из них относится к более ранним моделям процессоров и носит название МП с CISC (Complete Instruction Set Computer) архитектурой - процессоры с полным набором инструкций. К ним относится семейство процессоров 80 ? 86. Состав и назначение их регистров существенно неоднородны, широкий набор команд усложняет декодирование инструкций, на что расходуются аппаратные ресурсы. Возрастает число тактов, необходимое для выполнения инструкций. Процессоры 80 , 86 имеют весьма сложную систему команд, что еще довольно терпимо при использовании ее в 8 - и 16 – разрядных МП. В начале 80-х годов архитектура CISC стала серьезным препятствием на пути реализации идеи «один процессор в одном кристалле», поскольку для работы с «традиционным» расширенным списком команд требуется очень сложное устройство центрального управления (обычно - микропрограммное), зани-мающее до 60% всей площади кристалла. В процессорах семейства 80 ? 86, начиная с i80486, применяется комбинированная архитектура - CISC-процессор имеет RISC-ядро. Архитектура RISC (Reduced Instruction Set Computer — компьютер с сокращенным набором инструкций) была впервые реализована в 1979 г. в миникомпьютере IBM801. В ней воплотились три основных принципа: - ориентация системы на поддержку языка высокого уровня с помощью развитого компилятора; - использование примитивного набора инструкций, который полностью реализуется аппаратными средствами; - организация памяти и ввода—вывода, которая позволяет выполнять процессором большинство инструкций за один такт. Первые микропроцессоры с архитектурой RISC были разработаны и изготовлены в начале 80-х годов в Калифорнийском (г. Беркли) и Стандфордском университетах. Разработчики этих МП ставили перед собой задачу достижения наивысшей производительности при наименьшей сложности. В ходе ее решения сложились два подхода. Первый заключается в снижении числа обращений в память за счет увеличения емкости регистрового файла и организации его в виде перекрывающихся регистровых окон. Архитектура, созданная на этой основе, была впервые реализована в МП RISC I, разработанном в г. Беркли (берклийская архитектура). Другой подход заключается в устранении задержек конвейера за счет переупорядочения инструкций и интенсивного использования регистров МП при помощи оптимизирующего компилятора. Архитектура, реализующая этот способ, была разработана и впервые применена в г. Стэнфорде (станфордская архитектура).
