Структура микропроцессорных модулей на базе микропроцессора i8086

Структура процессорных модулей на базе МП i8086 существенно зависит от выбранного режима работы МП.

4.2.3.1. Для минимального режима (Рис. 4.11) практически повторяется структура системы на базе i8080. Отличие - в необходимости "защелкивать" адрес в специальном регистре.

Процессорный модуль, представленный на рис. 4.11, работает аналогично процессорному модулю на базе i8080, но управляет памятью большего объема и может осуществлять обмен двухбайтовыми словами.

4.2.3.2. Максимальный режим предполагает наличие в системе нескольких равноправных задатчиков, работающих на общую шину. При этом возможны варианты организации системы с одной системной шиной или с системной шиной и шиной ввода/вывода. Управление шинами осуществляется специализированными БИС: контроллером шины и арбитром шины.

Контроллер системной шины К1810ВГ88 предназначен для управления обмена данными между локальной шиной (ЛШ) МП с одной стороны и системной шиной (СШ) или шиной ввода/вывода (ШВВ) или резидентной шиной (РШ) - с другой стороны. Контроллер. .ВГ88 синхронизируется тактовым генератором МП и осуществляет управление шинными формирователями, регистрами, фиксаторами адреса, устройствами ввода/вывода и памятью.

Рис. 4.11. Процессорный модуль на базе 8086 в минимальном режиме

Структура. .ВГ88 представлена на Рис. 4.12.

Назначение выводов:

S0\, S1\, S2\ - входы сигналов состояния МП;

CLK - вход тактовых импульсов (от генератора. .ГФ84);

AEN\ - управление состоянием "включено - выключено" командных сигналов;

CEN - управление состоянием командных выходов и контрольных выходов DEN, PDEN\;

IOB - выбор режима работы контроллера (при IOB = 0 задается режим работы с системной шиной, иначе - с шиной ввода/вывода;

MRDC\ - строб чтения из памяти;

MWTC\ - строб записи в память;

AMWC\ - опережающий сигнал записи в память;

IORC\ - строб ввода из ВУ;

IOWC\ - строб вывода на ВУ;

AIOWC\ - опережающий сигнал записи на ВУ;

INTA\ - подтверждение прерывания;

DT/R\ - сигнал управления работой шинных формирователей (ШФ).

Рис. 4.12. Системный контроллер. .ВГ88

При DT/R = 1 ШФ переключаются на передачу данных с локальной шины на системную (или ШВВ), при DT/R = 0 - в обратном направлении;

DEN - сигнал, управляющий состоянием "включено" ШФ, включенных между ЛШ и ШВВ или СШ;

MCE/PDEN - сигнал управления осуществляет две функции в зависимости от режима работы контроллера. В режиме работы с ШВВ (IOB = 1) используется сигнал PDEN управления состоянием "включено" ШФ между ЛШ и ШВВ. В режиме работы с системной шиной (IOB = 0) используется сигнал MCE управления считывания номера ведомого контроллера прерываний, подлежащего обслуживанию;

ALE - строб адреса на локальной шине A/D.

Функционирование микросхемы. .ВГ88. Основной информацией для формирования командных сигналов и сигналов управления является код состояния МП, поступающий на входы S0\, S1\, S2\. В соответствии с Табл. 4.4 дешифратор состояний контроллера формирует командные сигналы с учетом входных сигналов IOB, CEN и AEN\.

Табл. 4.4

Контроллер работает в двух режимах: (1) с системной шиной и (2) с шиной ввода/вывода.

Режим работы с системной шиной устанавливается при IOB = 0. В этом режиме контроллер формирует командные сигналы и сигналы ALE, DEN, DT/R\ управления фиксаторами адреса и шинными формирователями при условии, что AEN\ = 0 и
CEN = 1.

Рис. 4.13. Однопроцессорная конфигурация для максимального режима

В режиме работы с шиной ввода/вывода (IOB = 1) контроллер может управлять доступом к двум шинам - системной шине и резидентной шине ввода/вывода. Командные сигналы IORC\, IOWC\, AIOWC\ и INTA\ в этом режиме всегда разрешены, т.е. их появление не зависит от входного сигнала AEN\. Как только МП начинает выполнять команду ввода/вывода, формируется соответствующий командный сигнал, а также сигналы PDEN\ и DT/R\ управления моментом и направлением передачи данных по резидентной шине ввода/вывода. Системная шина в этом случае может работать только с памятью или УВВ, отображенными на память. МП получает доступ к системной шине по сигналу AEN\, а командные сигналы IORC\, IOWC\, AIOWC\ и INTA\ для работы с системной шиной не используются.

Рассмотрим варианты организации МПС на базе i8086-max с различным числом шин и МП.

На Рис. 4.13 показана однопроцессорная конфигурация с системной шиной (СШ), представленной линиями адреса AB[15:0], линиями данных DB[19:0] и линиями управления: MRDC\, MWTC\, AMWTC\, IORC\, IOWC\, AIOWC\, INTA\.

В многопроцессорной конфигурации несколько процессоров работают на общую системную шину, имея доступ к общим системным ресурсам - памяти и УВВ. Каждый МП имеет свой системный контроллер. .ВГ88, причем управление доступом к СШ осуществляет арбитр шины, подавая на один из контроллеров сигнал AEN = 0, а на остальные AEN = 1. Дисциплина доступа к СШ определяется организацией арбитра. На Рис. 4.14 показано подключение к СШ трех процессорных модулей.

Иногда МП имеет доступ к двум шинам - системной (СШ) и резидентной (РШ), причем на резидентную шину подключаются только ресурсы, доступные одному МП. Для этого часть адресов единого адресного пространства передается на РШ, а разделение обращений по шинам обеспечивается дешифратором адреса, подключенным к ЛШ. Связи ЛШ Û СШ и ЛШ Û РШ осуществляются через отдельные СШИ. На Рис. 4.15 показана МПС с СШ и РШ. На СШ работают два МП, причем один из них имеет и собственную резидентную шину.

Рис. 4.14. Многопроцессорная конфигурация с системной шиной

Иногда бывает удобно располагать резидентной шиной ввода/вывода, всегда доступной одному процессору. В этом случае контроллер. .ВГ88, входящий в состав СШИ для шины ввода/вывода (ШВВ), работает в режиме IOB = 1. В этом режиме командные сигналы IORC\, IOWC\, AIOWC\ и INTA\ всегда разрешены, поэтому МП всегда имеет доступ к ШВВ при выполнении команд ввода/вывода. Системная шина в этом случае может работать только с памятью и/или УВВ, отображенными на пространство памяти. Структура МПС с системной шиной и шиной ввода/вывода представлена на Рис. 4.16