Засоби "візуального" проектування і моделювання алгоритмів і систем цифрової обробки сигналів (ЦОС) займають особливе місце серед інструментальних засобів розробників телекомунікаційного і іншого електронного устаткування на базі процесорів ЦОС. Дані засоби не тільки автоматизують процес проектування, позбавляючи розробника рутинної праці і скорочуючи терміни проектування, але і дозволяють фахівцям прикладних областей науки і техніки, які не знайомі з процесорами ЦОС і не володіють програмуванням, застосовувати для вирішення своїх завдань досягнення технологій циф- рової обробки сигналів.
У даний час існує декілька пакетів "візуального" проектування і моделювання алгоритмів та систем ЦОС, які функціонують на різ- них апаратних платформах і відрізняються між собою функціональними можливостями, швидкодією і вартістю. Зокрема засоби “візуального” проектування і моделювання алгоритмів ЦОС Hypersignal RIDE і Hypersignal Block Diagram.
Програма HyperSignal Block Diagram/RIDE (Real-time Integrated Development - можливість підключення апаратури для опрацювання сигналів у реальному часі) призначена для моделювання аналогових і цифрових пристроїв, заданих функціональними схемами. До складу Hypersignal входить декілька сотень тематично згрупованих функцій-блоків. Серед них: блоки генераторів сигналів, блоки арифметичних функцій, блоки матричних і векторних операцій, блоки функцій ЦОС, блоки файлових операцій, блоки візуалізації сигналів та інші. У склад САПР Hypersignal також входять блоки управління: клавіатури, перемикачі, лінійні і стрілкові індикатори, тощо. Наявність цих функціональних блоків дозволяє створювати інтуїтивний для користувача інтерфейс системи, що розробляється, спільно з розробкою алгоритму її функціонування. Крім того разом із САПР Hypersignal поставляються спеціалізовані бібліотеки функцій для обробки мови (Advanced Speech Library), бібліотека комунікаційних функцій (Advanced Transmission Library) і бібліотека функцій для обробки зображень (Image Processing Library).
У разі відсутності необхідних функцій, користувач може створити їх самостійно за допомогою конструктора блоків (Block Wizard), що входить в склад САПР Hypersignal. Все, що при цьому необхідно зробити - написати функцію блоку на мові С, використовуючи стандартні засоби, і в інтерактивному режимі описати новий блок, задаючи його конфігурацію і описуючи його параметри.
САПР Hypersignal підтримує ієрархічне проектування, при якому блоки можуть об'єднуватися і входити у вигляді одного блоку в блок-схему більш високого рівня ієрархії, що дозволяє не тільки структурувати складний проект, але і розбивати його на частини для реалізації різними виконавцями.
У середовищі Hypersignal алгоритм створюється у вигляді блоксхеми на екрані ПК в інтерактивному режимі із стандартних блоків, при цьому встановлювані міжблочні зв'язки відображатимуть потоки даних і шляхи проходження сигналів. Настройка параметрів алгоритму здійснюється шляхом вибору відповідних блоків і установкою потрібних параметрів за допомогою системи меню, а модифікація алгоритму здійснюється шляхом зміни його блок-схеми і параметрів блоків.
При запуску введеного алгоритму Hypersignal RIDE створює виконавчий код відповідного алгоритму. Далі цей код автоматично завантажується в середовище процесора ЦОС апаратних засобів і передається виконання. При необхідності (особливо на етапі відладки алгоритму) відображення результатів обробки сигналів може здійснюватися на екрані ПК в режимі реального часу. На рис.18.1преставлений приклад інтерфейсу системи Hypersignal Block Diagram/RIDE. У САПР Hypersignal Block Diagram існує велика різноманітність готових прикладів, вивчення яких дозволяє швидко освоїти систему і навчитися максимально повно використовувати її можливості. Як показано вище, процес моделювання в середовищі САПР Hypersignal інтуїтивно зрозумілий і не є трудомістким навіть для дуже складних пристроїв і систем. Застосування САПР Block Diagram дозволило відмовитися від безпосереднього програмування, що скоротило час створення моделей у десятки разів і дозволило легко імплементувати даний алгоритм в системі ЦОС на цифровому сигнальному процесорі.
Рис. 18.1. Інтерфейс система Hypersignal Block Diagram/ride
