Память с последовательным доступом

Память с последовательным доступом строится либо на регистрах сдвига, либо на адресных ЗУ с необходимым управлением адресом доступа. Основные её представите-ли: буферы FIFO, LIFO (стек) и видеопамять (VRAM).

Буфер FIFO обеспечивает разные темпы приёма и выдачи данных, что необходимо, например, если источник выдаёт данные не регулярно, а приёмник способен их прини-мать с постоянной частотой. При этом обеспечивается выборка данных в том же поряд-ке, что и при поступлении.

Структура буфера FIFO приведена на рисунке 2.10. Он содержит: матрицу памяти (двухпортовый регистровый файл), счётчики адресов чтения CTR₁⁺¹ и адресов записи CTR₂^{+ 1} , цифровой компаратор, RS-триггер и две логических схемы «И».

Перед началом работы счётчики обнуляются, а при работе увеличивают адреса на единицу при каждом обращений к памяти для записи WR и для чтения RD. При сравне-нии адресов выдаются сигналы «Буфер пуст» и тогда надо прекратить чтение и «Буфер полон» и тогда надо прекратить запись. Очередь укорачивается или удлиняется в зави-симости от разности адресов записанных и считанных данных.

Рисунок 2.10 – Структура буфера FIFO

Видеопамятьприменяется, например, при воспроизведении изображении на монито-ре (системы цифровой развёртки). Изображение в виде чисел, характеризующих яркость и цвет каждой его точки (пиксела) записано в память. Совокупность пикселов образуют кадр. При воспроизведении изображения последовательно,путём увеличения адреса,опрашиваются все ячейки памяти, хранящие параметры пикселов. При переполнении счётчика адресов, счётчик переходит на начальный адрес. В этот момент в ячейки памяти могут быть записаны другие параметры пикселов и изображение воспроизводится с изменениями по сравнению с предыдущим кадром.

Циклические ЗУ с продвижением информации выполняются на многоразрядных сдвиговых регистрах, которые выполняются на статических триггерах (см. рисунок 2.11). Слово, характеризующее пиксел, переписывается из одного столбца триггеров в другой при каждом поступлении синхроимпульса С.

Многоразрядный сдвиговый регистр является, в сущности, цифровой линией задерж-ки ЦЛЗ. Многоотводная ЦЛЗ применяется цифровых сигнальных процессорах, на осно-ве которых выполняются цифровые фильтры.

Рисунок 2.11 – Структура видеопамяти