Математические модели логических схем цифровой РЭА

На функционально-логическом уровне необходим ряд положений, которые упрощают модели устройств. Это позволяет анализировать более сложные объекты по сравнению с объектами, анализируемыми на схемотехническом уровне. Часть используемых положений аналогична положениям, принимаемым для моделирования аналоговой РЭА.

Во-первых, это положение о представлении состояний объектов с помощью однотипных фазовых переменных (обычно напряжений), называемых сигналами.

Во-вторых, не учитывается влияние нагрузки на функционирование элементов-источников.

В-третьих, принимается допущение об однонаправленности, т. е. о возможности передачи сигналов через элемент только в одном направлении — от входов к выходам.

Дополнительно к этим положениям при моделировании цифровой РЭА принимается положение о дискретизации переменных, их значения могут принадлежать только заданному конечному множеству — алфавиту, например двоичному алфавиту {0,1}.

Моделирование цифровой РЭА возможно с различной степенью детализации. На логическом (вентильном) подуровне функционально-логического проектирования в качестве элементов аппаратуры рассматривают простые схемы типа вентилей, на регистровом подуровне элементами могут быть как отдельные вентили, так и любые более сложные сочетания простых схем, например регистры, счетчики, дешифраторы, сумматоры, арифметико-логические устройства и т. п.

Рассмотрим математические модели элементов на логическом подуровне. Для одновыходных комбинационных элементов ММ представляет собой выражение (в общем случае алгоритм), позволяющее по значениям входных переменных (значениям входов) в заданный момент времени t вычислить значение выходной переменной (значение выхода) в момент времени t + t_3t где t₃ — задержка сигнала в элементе. Такую модель элемента называют асинхронной. При t₃ = 0 модель элемента называют синхронной. Модель многовыходного элемента должна включать в себя алгоритм вычисления задержек и значений всех выходных сигналов.

Для элементов последовательностных схем (элементов с памятью) используют модели, в которых аргументами выходных переменных у_j могут быть как входные u_i, так и внутренние u_k переменные. Вектор внутренних переменных V отражает состояние элемента (состояние его памяти).

Объединение моделей элементов в общую математическую модель системы выполняется на основе вышеперечисленных допущений отождествлением переменных на соединяемых входах и выходах элементов.