На рис. 3.24 приведена схема спроектированного триггера. В отличие от схемы, изображенной на рис. 3.22, здесь ЗЯ второй ступени построена на элементах И-ИЛИ-НЕ (см. рис. 3.5) и дополнена асинхронными входами предварительной установки триггера в состояние 0 или 1.
Рис. 3.24.Синхронный двухступенчатый Е1Е2-триггер с асинхронными входамии
Конечно, работу триггера по установочным (асинхронным) входам можно учесть в процессе проектирования, но это неоправданно увеличило бы размерность задачи. Целесообразно спроектированную схему дополнить установочными входами, поскольку организация входов предварительной установки практически неизменна для любого синхронного двухступенчатого триггера. Рассмотрим ее.
Из анализа работы любого двухступенчатого триггера видно, что при С = 0 сигналы на логических входах не влияют на состояние триггера, а запоминающая ячейка второй ступени копирует состояние триггера первой ступени, поскольку открыты элементы связи, разделяющие оба триггера. Если теперь специальным (установочным) сигналом изменить состояние запоминающей ячейки первой ступени, то, очевидно, изменит свое состояние и триггер второй ступени (скопирует новое состояние триггера первой ступени). Время, через которое на выходах двухступенчатого триггера установится новое состояние будет определяться задержкой, вносимой четырьмя последовательно включенными логическими элементами. Для увеличения быстродействия сигнал предварительной установки подается одновременно на запоминающие ячейки первой и второй ступени триггера (см. рис. 3.10 и 3.24). При этом новое состояние триггера установится через время, равное времени задержки двух элементов.
При С = 1 состояние логических входов непосредственно воздействует на состояние ЗЯ первой ступени двухступенчатого триггера. Поэтому при подаче установочного сигнала на входах данной ЗЯ может появиться запрещенная комбинация сигналов. Чтобы исключить появление запрещенной комбинации на входах ЗЯ, установочные сигналы подают и на схему управления первой ступени (см. рис. 3.10 и 3.24).