Структурная схема процессора

AR1

MUX

AR0

ARP

Шина данных

X1 Сдвигатель

X2 (0-15)

WE

DEN

MUX

DP

ОЗУ

(114х16)

Даные

Регистр Т (16)

Умножитель

Регистр Р (32)

Структурная схема

самого младшего

члена семейства

TMS320l0 приве-

дена на рисунке.

MEN – выборка

команд из ПЗУ

DEN – чтение дан-

ных из портов вво-

да/вывода

WE – запись в порт

ввода/вывода

DP – указатель

страницы памяти

ARP – указатель

адреса

PC – счетчик ко-

манд

MEN

MC/MP

RS

BIO

INT

CLCOUT

MUX

АЛУ (32 бита)

Вспомогательные

регистры AR0, AR1

используются при

косвенной адреса-

ции.

АЛУ выполняет

обработку 32-х

DO-D15

A11-A0

Сдвигатель

(0,1,4)

Команда

ПЗУ

команд

(1536х16)

Шина команд

А (32 бита)

РС

Стек

(4х12)

разрядных данных

(операции сложе-

ния, вычитания, И,

ИЛИ, сложения по

модулю 2).

Параллельный

матричный умно-

житель выполняет

умножение 16-ти

разрядных чисел с

фиксированной де-

сятичной точкой.

Регистр Т (16) – хранение множимого, Регистр Р (32) – результат умножения. Второй

множитель выбирается из памяти данных или из команды.

Сдвигатель (0-15) выполняет последовательный арифметический сдвиг влево.

Сдвигатель (0,1,4) выполняет сдвиг содержимого старших 16 разрядов Аккумулятора (А).

Используется при установлении десятичной точки после умножения.