Ячейкой памяти является триггер на двух МОП ключах.
Uпит
_
Dj
VT1
VT2
VT3
VT4
VT5
VT6
Dj
Адрес
Запись: на шины Dj и /Dj подается парафазный сигнал (если 1, то Dj=1, а /Dj=0, если 0, то
Dj=0, а /Dj=1). На шину адреса подается 1, транзисторы VT1 и VT6 открываются и данные
с шины Dj записываются в ячейки на VT2-VT5.
Чтение информации: подается 1 на шину адреса и выходы ключей подключаются к шинам
данных.
Чтение
A
R/W
cs
D
A0
A1
.
A7
__
cs
RW
__
E0
SRAM
DI/O
.
.
Запись
A
__
R/W
__
cs
D
ДинамическиеОЗУ
Представляет собой один транзистор
ЛЗС
Cз
ЛВ
ЛЗС – линия записи/считывания
ЛВ – линия выборки
ЛЗС
n+
ЛВ
n+
Cз
При чтении на ЛВ подают 1, заряд с Сз попадает на ЛЗС.
Cз – паразитная емкость.
Заряд емкости -> запись, разряд -> считывание.
Достоинство: малая площадь.
Недостаток: считывание разрушает информацию.
Требуется постоянная регенерация (реализуют на специальных схемах)
A
___
RAS
___
CAS
R/W
OE
DI
DRAM
DO
Выполняют мультиплексирование адреса – на одни и те же входы подают адрес
строки+RAS, а потом – адрес столбца+CAS.
RAS - Row Addres Strobe (сигнал адреса строки)
CAS – Column Addres Strobe (сигнал адреса столбца)
___
RAS
___
CAS
Адрес строки
A
Адрес столбца
R/W
чтение
DO
R/W
DO
D
D
запись
