Цель работы: Изучить алгоритмы работы последовательных логических схем,научиться строить счетчики с заданным коэффициентом пересчета {модуль 2 главы 7-8}.
1. Счетчик 74190.
1.1. Выберите из библиотеки Digital (библиотека Counter) интегральную схему счетчика 74190 (Sync BCD Up/Down Counter).
Схема представляет собой двоично-десятичный четырехразрядный реверсивный счетчик с предварительной установкой. Питание микросхемы: 8 (GND) - общий провод, 16 (VCC) - Uпит. Счетчик содержит: выходы QA, QB, QC и QD. Вход U/D’ используется для прямого и обратного счета («0» прямой счет, «1» - обратный счет). На входе МAX/MIN появляется «1» после достижения кода 9 или 0 при прямом и обратном счете соответственно. Вход RCO’ является инверсным входу МAX/MIN (в схеме вход RCO’ не использовать). А, В, С и D - входы предустановки, на которые подаются «0» или «1» для задания соответствующего кода. Вход LOAD’ используется для установления на выходах Qi значений входов ABCD (LOAD’= 0). При LOAD’=1 происходит счет от установленного кода. Вход CTEN’ используется для остановки счетчика во время счета (CTEN’ = 0 - счет, CTEN’ = 1 - остановка). Работа интегральной схемы счетчика осуществляется по переднему фронту перепада 0-1 на входе CLK.
1.2. Задание:
1.2.1. Соберите схему счетчика. На вход CLK от генератора слова задайте последовательность импульсов 1-0. На выходы Qi и MAX/MIN подключите светодиоды. Проверьте процесс счета, реверсирования. В каких случаях возникает сигнал MAX/MIN?
1.2.2. Задав необходимый код на входы предустановки А и В, реализуйте счетчик, считывающий 6 импульсов до заполнения. Проверьте его работу.
1.2.3. Синтезируйте схему счетчика, считывающего от 0 до 5, используя ИС 74190 и необходимый логический элемент.
2.1. Выберите из библиотеки Digital (библиотека > Shift Regs)интегральную схему сдвигового регистра 74194 (4 - bit Bidrectional).
Питание микросхемы: 8 (GND) - общий провод, 16 (VCC) - Uпит. Регистр имеет последовательные входы данных SR и SL; четыре параллельных входа A, B, C и D; четыре выхода QА, QВ, QС и QD. Данные на выходах появляются при перепаде с 1 на 0 тактового импульса на входе CLK. Вход CLR’ - сброс схемы в ноль. Для записи параллельного кода устанавливают S1=S0=1. Сигнал S1=0 осуществляет сдвиг влево, а S0=0 осуществляют сдвиг вправо. Для записи последовательного кода используют один из двух входов: SR или SL (SR - сдвиг кода вправо, SL - сдвиг кода влево). При записи данных через вход SR устанавливают S1=0, S0=1, а при значении S1=1, S0=0 происходит сдвиг вправо. При записи данных через вход SL установление сигналов S1, S0 противоположно, а сдвиг записанного кода будет влево.
2.2. Задание:
2.2.1. Занесите в регистр параллельный код 1111, на вход SR подайте «0». Перейдите в режим сдвига влево и пронаблюдайте, как при сдвиге единицы постепенно заменяются нулями.
2.2.2. Занесите в регистр параллельный 1010, на вход SR подайте «1», перейдите в режим сдвига вправо. Какой будет результат?
2.2.3. Занесите в регистр последовательный код 0100 через вход SR, осуществите сдвиг кода.
2.2.4. Повторите п. 2.2.3., используя вход SL.
2.3. Соберите и проверьте схему преобразователя 8 разрядного параллельного кода в последовательный с побайтовым преобразованием (использовать схемы: регистр 74194, счетчик 74160 и другие необходимые логические ИС).
Примечание:
На входы LOAD, ENT, ENP счетчика 74160 подайте «1». На параллельные входы регистра 74194 подайте код от генератора слова: 00AA16=0000.0000.1010.1012, затем 00DB16=0000.0000.1101.10112, затем 008816=0000.0000.1000.10002 и пронаблюдайте передачу кода. На вход S0 и СLR’ подайте «1», вход S1 является переключением с записи кода на его сдвиг.
На вход CLK регистра 74194 и счетчика 74160 подайте последовательность прямоугольных импульсов от функционального генератора (Function Generator).
3. Содержание отчета.
3.1. Схемные обозначения счетчика 74190, регистра 74194 и описание их работы.
