Функциональная и структурная организация процессора.
Рассматривается структура простейшего процессора. Его функции и принцип действия. Два направления в развитии архитектуры процессоров – RISC и CISC. Устройство и принципы работы АЛУ. Основные черты архитектуры современных процессоровов. Особенности вычислительных систем, построенных на современных процессорах.
Структура простейшего процессора. Алгоритм работы процессора.
Концепция RISC - архитектуры
Процессор - основная часть компьютера, осуществляющая управление (эти возможности реализуются при помощи логических операций) и обработку данных. Переход от первых процессоров, имевших простую архитектуру и работавших на частотах 2,5 - 4 МГц к современным процессорам, выполненным на СБИС, включающих в себя десятки миллионов транзисторов, работающих на частотах 200 - 500 МГц, сопровождается переходом к более совершенным и мощным компьютерам.
Процессор предназначен для выполнения последовательности команд, записанных в оперативной памяти компьютера. Структура процессора (рис.4.1.), позволяющая реализовать его функции, включает в себя:
§ устройство управления (УУ), дешифрирующее команды и вырабатывающее сигналы управления для блоков, выполняющих эти команды;
§ арифметико - логическое устройство (АЛУ), выполняющее арифметические и логические операции;
§ блок регистров общего назначения (РОН), позволяющий выполнять операции с предельно высокой скоростью;
§ блоки сверхоперативной памяти (Кэш 1-го уровня) для хранения команд и данных. Введение Кэш позволяет уменьшить количество обращений к оперативному запоминающему устройству компьютера для чтения последовательности команд и данных;
§ блоки, осуществляющие интерфейс с памятью компьютера. Они обеспечивают связь с внешним оперативным запоминающим устройством или блоком быстрой памяти (Кэш 2-го уровня), устанавливаемым между процессором и оперативной памятью;
§ системный интерфейс, который обеспечивает связь процессора с системными блоками компьютера и внешними устройствами (ВУ).
Команда, считанная из ОЗУ, определяет вид действий над операндами, адреса операндов и адрес результата операции. Дешифрация команды в процессоре может быть сразу полной или частичной. При частичной дешифрации часть кода команды передаётся в АЛУ и дешифрируется при выполнении операции.
Алгоритм работы процессора:
Процессор обеспечивает выборку команды из памяти и её выполнение. Алгоритм работы процессора включает следующие шаги:
1. Определение адреса команды.
Адрес команды хранится в регистре счетчике команд и, в случае линейного выполнения программы, после выполнения каждой команды счетчик команд увеличивает содержимое на количество слов команды. В случае безусловного перехода в счетчик команд записывается адрес перехода. В современных процессорах выборка команд производится целым блоком, который записывается во внутренний КЭШ команд. Команды выполняются конвейером команд, таким образом, что одновременно может выполняться несколько команд на разных ступенях конвейера. Специальное устройство предсказывает последовательность выполнения команд, и производится опережающее выполнение тех команд, операнды которых на данный момент определены. Если действительный порядок выполнения команд отличается от предсказанного, последовательность команд выгружается из конвейера и производится загрузка конвейера новой последовательностью команд.
2. Выборка адреса команды.
Для чтения блока команд из оперативной памяти процессор устанавливает адрес блока команд на шине адреса и производит выборку.
3. Выборка команды.
Блок сопряжения выполняет ввод блока команд через интерфейс с памятью. Блок команд запоминается в КЭШ команд.
4. Дешифрация команды.
Если команда состоит из нескольких слов, то в дешифратор кода команды передается только первое слово команды, которое содержит код операции и признаки адресации. В этом случае по первому слову определяется длина команды и выбор следующих слов происходит по мере необходимости. Процесс дешифрации может быть разделен на первичную и вторичную. Первичная дешифрация определяет тип команды , ее цель - определяет к какой группе команд относится данная команда. Первичная дешифрация позволяет уменьшить объем алгоритма обработки программ за счет одинаковой обработки команд одного типа. Вторичная дешифрация выполняется на более поздних этапах, обычно после вычисления адресов операндов. Для команд арифметико-логической группы вторичная дешифрация может выполняться непосредственно в АЛУ;
5. Вычисление адресов операндов. Если команда адресная, то на следующем этапе вычисляются адреса операндов. Вычисление адреса и выборка для каждого операнда чередуются. Адрес операнда, если он является адресом ячейки ОЗУ, помещается в регистр адреса памяти;
6. Выборка операндов.
Выборка операндов производится для большинства адресных команд арифметико- логической группы. Содержимое ячейки памяти вводится в процессор для выполнения операции в АЛУ процессора. Если операнды размещаются во внутренних регистрах процессора, то операция выполняется значительно быстрее, чем при извлечении данных из памяти. Данные из оперативной памяти извлекаются блоками, которые помещаются в КЭШ данных внутри процессора.
7. Исполнение операции.
На этой стадии, если это необходимо, производится вторичная дешифрация команды непосредственно в АЛУ, где и выполняется операция над подготовленными заранее операндами. Кроме арифметических или логических операций могут выполняться операции по пересылке операндов, в этом случае операнд извлекается из соответствующего регистра и пересылается на место операнда- приемника. Если выполняется команда безусловного перехода, то вычисленный адрес перехода записывается в регистр - счетчик команд. Команды вызова подпрограмм требуют запоминания состояния вычислительного процесса. Для этого используется сохранение данных в стеке (области памяти, предназначенной для записи данных в определенной последовательности и их последовательного извлечения). Для записи данных в стек и их извлечения из стека используется специальный адресный регистр, автоинкрементно изменяющий адрес. Указатель стека всегда указывает на следующую после последнего обращения к стеку ячейку памяти.
8. Запись результата.
После выполнения команды результат операции обычно помещается в регистр аккумулятор. Затем он должен быть записан в оперативную память и , если это необходимо, выведен на внешнее запоминающее устройство, на дисплей монитора или передано другому внешнему устройству. Ввод и вывод информации для освобождения центрального процессора производят специальные каналы ввода/вывода. При этом канал управляется процессором ввода/вывода, который анализирует ситуацию и осуществляет обмен.
Способ реализации команд зависит от архитектуры процессора. Традиционно, архитектура процессора развивалась в двух конкурирующих направлениях: с сокращенным набором команд - RISC (Reduced Instruction Set Computer) и с полным набором команд - CISC (Complex Instruction Set Computer).
Идея архитектуры RISC возникла в связи с развитием интеграции полупроводниковых схем и стремлением реализовать минимальными аппаратными средствами достаточно высокие вычислительные возможности. Задачи оптимизации структуры и технических возможностей реализовались в компьютерах с архитектурой фон - Неймана в идее Мини-ЭВМ, а в архитектуре процессора в идее RISC - архитектуры.
