Структура TLB

TLB представляет собой четырех-канальную ассоциативную память. Его структура показана на Рисунке 10-3. В блоке данных находится восемь наборов по четыре элемента данных в каждом. Элемент данных в TLB состоит из 20 битов старшего порядка физического адреса. Эти 20 битов могут интерпретироваться как базовый адрес страницы, который по определению имеет 12 очищенных битов младшего порядка.

TLB транслирует линейный адрес в физический и работает только со старшими 20 битами каждого из них; младшие 12 битов (представляющие собой смещение в странице) одинаковы как для линейного адреса, так и для физического.

Блоку элементов данных соответствует блок элементов достоверности, аттрибутов и тега (признака). Элемент тега состоит из 17 старших битов линейного адреса. При трансляции адреса процессор использует биты 12, 13 и 14 линейного адреса для выбора одного из восьми наборов, а затем проверяет четыре тега из этого набора на соответствие старшим 17 битам линейного адреса. Если соответствие найдено среди тегов выбранного набора, а соответствующий бит достоверности равен 1, то линейный адрес транслируется заменой старших 20 битов на 20 битов соответствующего элемента данных.

Каждому набору соответствует три бита LRU: они отслеживают используемость данных в наборе и проверяются при необходимости в новом элементе (а также следят за достоверностью всех элементов в наборе). Используется алгоритм замены псевдо-LRU.