Интерфейс - совокупность средств и правил, обеспечивающих взаимодействие устройств цифровой вычислительной системы и (или) программ. (ГОСТ 15971-84).

Для включения МП в любую систему, ведущую обра­ботку информации, необходимо установить средства и ме­тоды его сопряжения с остальными устройствами систе­мы, т.е. интерфейс. При работе в системе МП произво­дит интенсивный обмен информацией с запоминающими устройствами, устройствами ввода - вывода (УВВ) ин­формации, организует обмен информацией между ними. При этом МП принимает команды из ЗУ, расшифровы­вает их, обеспечивает их исполнение, в случае необхо­димости обращается к ЗУ данных или к УВВ. От того, насколько эффективно организован такой обмен коман­дами и данными, зависит быстродействие вычислитель­ного устройства, точность решения задач.

Система шин, вспомогательных устройств и выполняе­мых ими алгоритмов, предназначенных для организации обмена между МП, ЗУ и УВВ, образует интерфейс. В функции интерфейса входят дешифрация адреса устройств, синхронизация обмена информацией, согласо­вание формата слов, дешифрация кода команд, электри­ческое согласование сигналов и др. Все эти функции не может выполнить только МП вследствие ограничен­ности числа выводов его корпуса, выходной мощности буферных схем, сложности и специфичности выполнения задач обмена информацией. Поэтому функция интер­фейса в системе распределяется между устройством управления памятью и вводом - выводом, входящими в состав МП; специальным интерфейсным устройством, являющим­ся промежуточным звеном между МП, с одной стороны, и ЗУ и УВВ - с другой; специализированными устройствами управления УВВ (контроллерами УВВ), предназначенными для локально­го управления отдельными видами УВВ, и реализацией алгоритмов их управления.

В простых, не обладающих большой вычислительной мощностью МП, предназначенных, например, для управ­ления бытовой техникой, организация обмена информа­цией между МП, ЗУ и УВВ возможна на основе исполь­зования средств, содержащихся в самом МП. Недостаю­щие функции (если возникает необходимость в их выпол­нении) в этом случае реализуются программно.

Более сложные ЗУ и УВВ объединяются с МП до­полнительными интерфейсными устройствами, реализо­ванными в виде самостоятельных микросхем, которые входят в состав МПК ИС. Существуют также сложные ЗУ и УВВ со специфи­ческими алгоритмами управления (накопители на гибких и жестких магнитных дисках, дисплеи различных типов и др.), реализация которых возможна лишь специаль­ными контроллерами.

Широко применяются три способа организации связей между МП, ЗУ и УВВ - программно управляемая переда­ча данных, использование прерываний, прямой доступ к памяти.

Организация связи микропроцессора с запоминающим устройством

В вычислительной системе МП обращается к внешне­му по отношению к нему ЗУ с произвольным доступом (обращение может быть осуществлено в любой момент времени по любому адресу) для выборки очередной команды, под управлением которой работает МП, одного данного или группы данных для их обработки, а также для засылки в ЗУ результатов обработки.

Данные обычно хранятся в оперативном ЗУ (ОЗУ), команды - в постоянном (ПЗУ) или полупостоянном (ППЗУ) запоминающем устройстве. Достаточно мощные, универсальные МП могут вести обработку под управле­нием команд, занесенных в ОЗУ. В ИС ПЗУ одна группа выводов предназначена для ввода адреса, другая - для сигналов управления, третья - для вывода данных. В ИС ОЗУ кроме этих групп выводов имеются выводы для ввода данных. На один из управляющих входов подается сигнал Зп/Чт, определяющий режим работы ИС ОЗУ: чтение информации или ее запись.

Многие ИС ОЗУ имеют одну двунаправленную шину данных, направление передачи информации по которой определяется значением управляющего сигнала Зп/Чт. В режиме записи информации (Зп/Чт-1) эта шина рабо­тает как входная, а в режиме чтения (Зп/Чт-0) - как выходная.

Типовой для вычислительных систем является много­модульная организация памяти, поскольку требуемая для организации системы емкость ЗУ намного превосходит информационную емкость ИС ЗУ В системе, структурная схема которой приведена на рис. 13.1, используются N модулей ЗУ с двунаправленной шиной данных Для обме­на информацией между МП и ЗУ требуется обращение по адресу, подача сигналов Зп/Чт и синхронизация работы ЗУ и МП.

Рис.6.1 Многомодульная организация памяти в

вычислительной системе

Обращение по адресу или адресация включает в себя не только установление определенного адреса слова, но и выбор нужного модуля ЗУ, для чего требуется введение системы дешифрации модуля ЗУ Это может быть вы­полнено двумя способами:

1) выделение в коде адреса ячейки ЗУ группы раз­рядов, по которым кодируется номер модуля ЗУ и произ­водится обращение к нему. Например, если для обраще­ния к ЗУ используется десятиразрядный двоичный код, то два первых разряда можно выделить для кодирования номера модуля, а восемь остальных — для кодирования адреса ячейки в модуле. В этом случае возможно обра­щение к одной из четырех модулей (2²=4), каждый из которых может содержать 2⁸ = 256 слов. Отсюда код адреса 01 01001100 означает, что обращение производит­ся к модулю 01 по адресу в модуле 01001100 (в двоич­ном коде) или 076 (в десятичном коде). В конечном счете число адресуемых ячеек памяти определяется разряд­ностью адресной шины и для п-разрядной шины будет равно 2²;

2) с помощью управляющих сигналов и сигналов состояния. Этот способ применяется для МП, вырабаты­вающих соответствующие сигналы, что позволяет осуще­ствить выбор модуля непосредственно без дополнитель­ных схем.

Сигнал Зп/Чт, вырабатываемый МП, подается на соответствующие входы ИС ЗУ и определяет режим его функционирования - запись или чтение. Обычно это один сигнал, единичное значение которого соответствует, например, режиму записи, а нулевое - режиму чтения.

Синхронизация работы МП с ЗУ подразумевает обе­спечение и для МП и для ЗУ приема информации с шины данных только после стабилизации ее состояния. Проще всего синхронизация обеспечивается выбором МП и ИС ЗУ с одинаковым быстродействием. В этом случае при поступлении сигнала Чт ЗУ выдает информацию на шину данных, которая успевает установиться к моменту ее приема микропроцессором. Аналогично при записи МП вырабатывает сигнал Зп после того, как подлежащая занесению в ЗУ информация установится на шине дан­ных.

В более общем случае, когда быстродействие МП и ЗУ различно, необходимо, чтобы в системе были сигналы, обеспечивающие их синхронизацию.

Программно-управляемая передача данных

Под программно-управляемой передачей данных под­разумевается обмен информацией между МП и УВВ. Особенностью этого способа обмена является использо­вание одной или нескольких специальных команд, при выполнении которых обеспечивается обмен информацией между МП и УВВ.

УВВ подключаются к шине адресов, шине данных и управляющим шинам МП через блоки селектора и интерфейса (СИ). Одна из задач, выполняемых бло­ком СИ, - определение адреса «своего» УВВ и согласо­вание этого УВВ с шинами МП. Последний адресуется к нужным УВВ (на рис. 13.2 УBB₁-УВВ_N) либо как к обычным ячейкам памяти, либо с помощью специальных сигналов, указывающих, что выполняется программно-управляемая передача данных.

Рассмотренный способ обмена информацией между МП и УВВ является относительно простым и быстро­действующим, так как в нем не учитывается готовность УВВ к приему или выдаче информации.

Рис.6.2 Схема подключения устройств ввода-вывода к

микропроцес­сору

Учет готовности УВВ производится введением в схему интерфейса специального флагового триггера, который устанавливается в единичное состояние, когда заканчивается выполнение определенного действия и становится возможным обмен данными. Перевод флагового триггера в единичное состояние изменяет содержимое програм­много счетчика не на 1, а на 2, т.е. обеспечивается пропуск очередной команды.

Программно-управляемый обмен информацией в этом случае осуществляется при вводе и выводе.

При вводе: 1) начать ввод; 2) пропустить, если данные готовы; 3) перейти к 2; 4) прочитать содержимое шины данных в МП

Команда 1 принимается схемой интерфейса, после чего начинается процесс выборки данных с устройства ввода, а флатовый триггер устанавливается в состояние «О» После того как информация на шине данных уста­новится, флатовый триггер переводится в единичное со­стояние, пропускается команда 3 и производится загруз­ка МП информацией с шиной данных (команда 4). Если по каким-либо причинам флаговый триггер не устано­вится в состояние «1», МП войдет в цикл, непрерывно выполняя команды 2 и 3.

При выводе: 1) пропустить, если устройство вывода готово к приему информации; 2) перейти к 1; 3) передать данные в устройство вывода, сбросить флаговый триггер в нулевое состояние.

Команда 1 определяет, установлен ли в единичное состояние флаговый триггер, что свидетельствует о готов­ности устройства вывода к приему информации. Если триггер в состоянии «1» команда 2 пропускается, инфор­мация передается из МП в интерфейс УВВ, а флаговый триггер сбрасывается в нулевое состояние. После записи данных из интерфейса в УВВ флаговый триггер снова устанавливается в нулевое состояние, что говорит о го­товности УВВ принять следующее слово. Сигнал готов­ности поступает на МП.

Передача данных с использованием режима прерываний

Микропроцессор, работающий в режиме прерываний, имеет специальный вход, сигнал на котором останав­ливает исполнение основной программы, и МП начинает обслуживание прерывания. Сигнал прерывания может поступить от любого УВВ, однако при этом должны быть соблюдены следующие условия:

1) устройство, от которого поступил сигнал преры­вания, должно быть однозначно определено;

2) должно быть сохранено состояние всех регистров МП, так как оно будет затем использовано после об­служивания прерывания.

Существует два способа реализации режима преры­вания: программный и схемотехнический, или аппарат­ный. (см. предыдущ. лекц)

Канал прямого доступа в память

Канал прямого доступа в память (ПДП) применяет­ся там, где необходимо подключить МП к быстродей­ствующему УВВ. Обмен данными по этому каналу обе­спечивает максимальную скорость ввода и вывода ин­формации.

Работа канала ПДП основана на непосредственной передаче данных между памятью и УВВ без участия МП. Такой режим осуществляется при прерывании выполне­ния основной программы на время обращения УВВ к памяти. Поскольку память отключена от МП и подклю­чена к УВВ только на время записи в ЗУ или чтения из ЗУ, говорят, что обмен происходит в режиме захвата цикла памяти.

Передача данных с помощью канала ПДП имеет преимущество перед режимом прерываний, связанное с отсутствием потерь времени на вход в прерывающую программу и выход из нее на запись, сохранение, а затем восстановление состояния программного счетчика и уча­ствующих в вычислительном процессе регистров МП. Это достигается существенным усложнением интерфейса канала ПДП по сравнению с режимом прерывания.

Канал ПДП в вычислительной системе должен вы­полнять следующие функции: адресацию к нужной ячей­ке памяти, синхронизацию работы памяти и УВВ на вре­мя обмена, осуществление обмена, назначение приорите­тов, а при необходимости и очереди обслуживаемых УВВ. Обычно передача данных в режиме ПДП имеет приоритет перед другими видами обмена. Одна из простых схем канала ПДП приведена на рис. 7.3.

Рис. 6.3 Схема канала прямого доступа в память

Устройство ввода-вывода вырабатывает сигнал за­проса на обращение к ОЗУ, который через устройство управления интерфейса (УУИ) канала ПДП поступает на МП. Микропроцессор отвечает сигналом разрешения на захват цикла памяти с учетом приоритета УВВ, так как к каналу ПДП может быть подключено много УВВ (на рис. 7.3 изображен один УВВ). По этому сигналу в УУИ устанавливается в единичное состояние синхро­низируемый от тактового генератора МП триггер активности. Это приводит к передаче на регистр адреса ОЗУ (РгА1) адреса ячейки памяти, предварительно записан­ного в регистр адреса интерфейса (РгА2). В этом же так­те УУИ сигналом СФ (сброс флага) сообщает о начале предоставления цикла памяти. После этого сигналом П (передача) УВВ производит обмен данными с ОЗУ.

Устройству ввода-вывода предоставляется только один цикл памяти, поэтому после записи в ОЗУ или чте­ния из ОЗУ одного слова триггер активности УУИ сбра­сывается в «О», а МП возобновляет выполнение про­граммы. Когда УВВ подготовится к следующему обмену, оно вновь установит в состояние «1» флаговый триггер, что приведет к посылке в УУИ нового запроса на доступ к памяти. Предварительно на РгА2 должен быть установ­лен новый адрес ячейки ОЗУ.

Рассмотренная схема организации канала ПДП обла­дает тем недостатком, что перед каждым обращением к памяти требуется формирование в МП нового адреса, передача его в интерфейс канала ПДП и контроль за окончанием передачи, что делает неудобной процедуру передачи массивов данных. Существуют схемы каналов ПДП, обеспечивающие достаточно эффективную переда­чу массивов данных, однако они существенно более сложные, чем рассмотренная выше.

Интерфейс канала ПДП по построению значительно сложнее других видов интерфейса. Его структура может быть упрощена за счет реализации части его функций программным способом, однако это приведет к снижению скорости передачи данных.

Интерфейсы-средства сопряжения модулей в систему

Интерфейсом называют унифицированное средство объединения различных устройств в единую систему. Интерфейс устанавливает не только способы механического и электрического соединения модулей, но и про­цедуры инициализации (начала), проведения и заверше­ния сеансов обмена данными между различными устройствами.

И мировая, и отечественная электронная промышлен­ность предоставляет потребителям два типа системного (внутриплатного) интерфейса микропроцессорных мо­дулей:

1) с раздельными шинами для передачи адреса и данных; в этом случае внешнее устройство, с которым должен происходить обмен данными, задается отдельной группой команд;

2) с совмещенными (мультиплексными) шинами; в этом случае часть адресного пространства отводится для задания периферийных устройств, регистры которых име­ют постоянные адреса, обращение к ним делается теми же командами, с которыми обращаются к памяти.

Системный интерфейс для микропроцессоров с раз­дельными шинами включает не только шину адреса, шину данных и управ­ляющие сигналы, но и линии питания модулей. Сигналы адреса и данных формируются схе­мами с тремя состояниями. Сигналы запроса прерыва­ния и большинство сигналов управления формируются схемами с открытыми коллектором. Для большинства, линий сигналов управления активным состоянием явля­ется низкий уровень.

Организация интерфейса ввода-вывода ВМ

Существует два метода передачи информационных сигналов между устройствами ЭВМ: синхронный и асинхронный.

При синхронном методе передачи (рис. 6.4, а) передающее устройство выставляет сигналы на соответствующие линии (шины) и удер­живает их в течение фиксированного, заранее задан­ного периода времени t.

Рис. 6.4. Схема передачи информации

Время передачи сигнала Тп складывается из вре­мени распространения сигнала по линии и времени распознавания в приемном устройстве. Таким образом, для периода удерживания сигнала на линии справед­ливо, неравенство

Время Тп выбирается ис­ходя из максимально воз­можной длины линии связи.

При асинхронном методе передачи (рис. 7.4,6) устройство У1 выставляет сигналы на ли­нии Л1, а устройство У2 после их получения инфор­мирует устройство У1 об этом, выставляя сигналы по линии Л2. В этом случае период работы устройства tа должен соответствовать условию

На практике время tа значительно меньше време­ни tсн. При параллельной передаче информации по параллельным линиям возникает разброс параметров сигналов, которые поступают в приемное устройство с некоторым разбросом по времени. Для устранения разбросов применяют методы, позволяющие исключить искажение информации, - метод передачи со стробированием и метод передачи с квитированием, исполь­зующие синхронную и асинхронную передачу соот­ветственно.

Метод передачи со стробированием используется в основном для передачи информации внутри устрой­ства между его блоками, регистрами и т. п. Метод передачи с квитированием используется в тех случаях, когда приемное устройство может оказаться по раз­личным причинам не готовым к приему информации. Этот метод получил наиболее широкое распростране­ние при организации интерфейсов между устройствами ВМ.

По своей структуре линии интерфейса можно классифицировать на индивидуальные, коллективные и комбинированные. С точки зрения надежности лучшей является структура с индивидуальными линиями интерфейса, так как отказ одной линии или группы линий между двумя устройствами не влияет на работу остальных устройств, однако эта структура связана с увели­чением объема оборудования и в универсальных ВМ обычно не применяется.

Применение коллективных линий связано с требо­ванием стандартизации правил обмена информацией между различными устройствами. В интерфейсах ввода-вывода универсальных ВМ используются коллективные линии и лишь в некоторых случаях - комбинированные линии.

В интерфейсе выделяют информационные линии, линии идентификации и линии управления, линии блокировки, линии измерения временного интервала и т.д.

Информационные линии - это линии прямой (ШИН-К) и обратной (ШИН-А) передачи информации.. По линиям прямой и обратной передачи информации передаются байты информации, приказы, байты состояния устройства и адрес устройства. Линии идентификации применяются для распознавания смыслового значения информации, находящейся на ШИН-К или ШИН-А.

Все сигналы интерфейса передаются и принимают­ся микросхемами ТТЛ-логики.

В микропроцессорах и микроЭВМ широко приме­няется интерфейс «мультишина», где объединены три основные группы: шины адреса; шины данных; шины управления.

В микроЭВМ интерфейс ввода-вывода выполня­ется в виде печатной платы, к разъемам которой подключаются ПУ.

Какими бы ни были рассматриваемые микропроцессоры, касающаяся их информация содержит много общего. Ти­повая документация содержит информацию о структуре ИС, схеме выводов ИС и назначении каждого из них. Схе­матизируется архитектура МП, описываются его основные свойства. Одновременно даются временные диаграммы и состав команд МП. Документация содержит также схемы различных систем, использующих рассматриваемый микро­процессор.

Обычно микропроцессор помещается в корпус инте­гральной схемы с 40 двусторонними выводами (корпус с двухрядной упаковкой выводов DIP — dual-in-line packa­ge) На рис. 6.5 приведены два типа микропроцессоров — в пластмассовом корпусе (рис. 6.5, а) и в керамическом (рис. 6.5,6) с 40 выводами.

Рис. 6.5 Микропроцессоры в корпусах

а—керамическом, б—пластмассовом с двухрядной упаковкой выводов (DIP); в и г — отметки для определения порядка нумерации выводов

Микропроцессор в керамическом DlP-корпусе используется при высоких температу­рах. Микропроцес­соры могут постав­ляться также с 28, 42, 50 и 64 выво­дами.

На рис. 6.5, в и г приведены два спо­соба определения положения вывода 1. Заметим вырез ижелобок по всей длине, являющиеся отметками на пластмассовом корпусе (рис. 6.5, в). Непо­средственно после этой отметки в на­правлении, обрат­ном ходу часовой стрелки, находится вывод 1 ИС На рис 1,г отметкой, поз­воляющей опреде­лить вывод 1 ИС, является маленькая точка слева Затем выводы нумеруются в направлении, об­ратном ходу часовой стрелки при виде на ИС сверху.

Схема выводов (рис. 6.7) приводит­ся в документации. Разработчики пред­ставляют все сведе­ния о названиях и назначениях каждого из выводов микропроцессора. Схема на рис.2 соответ­ствует микропроцессору Intel 8080.

Отметим, что выводы 2, 11, 20, 28 являются выводами питания. Выводы 15, 22 (Ф1, Ф2) являются входами внешнего двухфазного генератора тактовых импульсов — часов. Выводы 3—10 (Intel 8080) двунаправленные (это значит, что они являются то входами, то выходами). Эти выводы дан­ных (Do—D₇) являются восемью подсоединениями на шину данных системы. Адресная 16-разрядная шина системы будет связана выходами. А₀—А₁₅. Шесть других выходов (SYNC, DBIN, WAIT, , HLDA, INТЕ) несут сигналы управления и синхронизации всем прочим элементам системы. Наконец, четыре входа (READY, HOLD, INT, RESET) яв­ляются входами управления, которые воспринимают ин­формацию, поступающую из системы. На рис. 2 приве­дена вся информация по каждому выводу микропроцессора Intel 8080.

Типовая документация содержит также структурную схе­му микропроцессора. На рис. 6.8, а представлена функцио­нальная схема МП Intel 8080, которая содержит внутренние регистры — аккумулятор, пары регистров В и С, D и E, Н и L.указатель стека SP[1]¹ регистр состояния (индикатор), несколько регистров временного хранения данных. Эта схе­ма содержит также регистр команд, дешифратор команд, а также устройство управления и синхронизации. Наконец, она содержит также АЛУ, его объединенный индикатор и блок десятичного корректора. Все восемь линий данных, так же как и 16-разрядные адресные выходы, снабжены бу­ферами. Микропроцессор Intel 8080 содержит также не­сколько внутренних линий управления, цепей данных и шины.

Рис. 6.7 Схема выводов МП Intel 8080

На рис. 6.8, б представлены используемые программи­стом регистры МП Intel 8080. Отметим, что основным явля­ется регистр А или аккумулятор. Регистры В и С, D и Е, H и L являются универсальными. Указатель стека, счетчик команд и индикатор состояния являются специальными ре­гистрами. Пара регистров HL может быть использована также в качестве адресного регистра.

Документация содержит разработанные временные диа­граммы, которые показывают соотношения между входами тактовых импульсов и другими внешними сигналами (синхронизации, записи, адресных выходов, ВВ данных и т. д.) и внутренними операциями. Разработчик дает также указа­ния о способе, по которому микропроцессор используется в случае минимальной системы.

Такая система, основанная на МП Intel 8080, могла бы содержать микропроцессор, генератор тактовых импульсов, устройство управления системой, ПЗУ, ОЗУ и интерфейс портов ВВ.

Документация содержит подробную информацию о си­стеме команд. В табл 1 приведено краткое изложение системы команд микропроцессоров Intel 8080/8085.

Рассмотрим первые команды МП Intel 8080/8085 в табл. 6.1 Команда СЛОЖИТЬ с непосредственным перено­сом символически обозначается мнемоникой ACI фирмы Intel. Код операции команды СЕ мы можем найти во вто­рой колонке табл. 6.1. В третьей колонке «Число байт» по­казан объем памяти, необходимый для этой команды. Для нашего случая из таблицы видно, что необходимы 2 байт. Первый будет содержать КОП (СЕ), а второй—число для сложения (данные или операнд). Колонки «Число тактов» приводят необходимую длительность выполнения команды. Далее расположены основные внешние операции, выполня­емые МП. В рассматриваемом случае F означает извлече­ние команды, R — считывание. Такие краткие выдержки помогают всем желающим программировать в системах, по­строенных на основе микропроцессора Intel 8080. Кроме того, указания пользователю (также поставляемые конст­руктором) содержат дополнительные детали использования каждой команды.

Рис. 6.8 Функциональная схема (архитектура) микропроцессора Intel 8080 (а) и регистры, доступные программисту (б)

Таблица 7.1 Сокращенный состав команд микропроцессоров Intel 8080/8085 ( начало таблицы)

Схема и назначение выводов

Рассмотрим теперь более сложный микропроцессор, об­ладающий большинством уже рассмотренных свойств. Од­нако с целью некоторого упрощения мы пренебрегаем не­которыми сигналами управления выводом информации из МП.

Схема выводов такого МП представлена на рис. 7.4. Микропроцессор заключен в DIP-корпус с 40 двухрядными выводами. Эта ИС питается напряжением +5 В по выводам ] и 2, что соответствует новой концепции использования для питания МП единственного источника питания +5 В.

Выводы Х1 и X2 вверху справа предназначены для под­соединения кристалла управления частотой ГТИ МП. Для наиболее распространенных устройств характерно наличие ГТИ на кристалле МП, тогда как для более старых уст­ройств был необходим внешний ГТИ. Выход CLK. (вывод 38) предназначен для выдачи сигналов ГТИ в систему. Ча­стота сигнала на выводе 38 (CLK), очевидно, подчинена ча­стоте внутреннего ГТИ.

Адресная шина системы будет подсоединена к выводам ИС A₀—А₁₅ (рис. 14.4). Эти 16 адресных линий (может быть и другое количество) могут обеспечить доступ к 65 536 (2¹⁶) ячейкам памяти или/и портам ВВ.

Поток данных и команд от микропроцессора и в него обеспечивается выводами Do—D₇ на ИС рис. 6.9. Эти вы­воды (21—28) двунаправленные, т.е. являются то выхода­ми, то входами. Кроме того, обычно они могут переводить­ся в третье состояние (высокого сопротивления).

Вывод 30 является выходом управления записью. Сиг­нал L-уровня на выходе указывает, что данные, имею­щиеся на шине данных, должны быть записаны в область памяти или выбранное УВВ. Выход управления считыванием (вывод 31) активизируется L-сигналом, который ука­зывает, что избранные места в памяти или УВВ должны быть считаны.

Рис. 6.9 Схема выводов типового микропроцессора

Результатом активизации входа сброса явля­ется остановка работы МП по текущей программе и переходк подпрограмме сброса. Сигнал L-уровня на входе МП сбрасывает счетчик команд до заранее предопределен­ного адреса, например 0000H. Другие внутренние регистры МП могут быть также сброшены или их содержимое изменяется в течение операции сброса. Когда вход пе­реходит в состояние HIGH, МП начинает выполнение команд с нового адреса памяти, т.е. с адреса 0000Н в данном случае (или с другого заранее предопределенного адреса памяти).

Этот адрес соответствует началу подпрограммы новой инициализации системы, содержащейся обычно в ПЗУ.

Большинство микропроцессоров находятся в фазе с ГТИ, следовательно, они являются синхронными. Вход МП асинхронный и может вмешаться и приостановить наполовину выполненную команду.

Вход требования прерыва­ния помещен на вывод 35. Вход INTR отвечает на Н-сигнал внешнего устройства. Прерывание является очень нужным способом, позволя­ющим периферии вмешаться и заставить МП выполнять требуемую операцию почти сразу. Многие микропроцессоры обладают одним или несколькими прерываниями. Входы прерывания могут быть названы также сбросами, новым запуском, маскируемыми прерываниями или сетками.

Синтез процессора с использованием принципов схемной и

программируемой логики