Корпорация Intel взяла на себя роль неформального лидера в организации PCI-SIG (Special Group for Interesting PCI Interface) в период создания архитектуры интерфейса ввода-вывода третьего поколения (Third Generation Input/Output Interconnection, 3GIO), известного также под названием Arapahoe. В 2001 г. было утверждено название PCI Express, а в 2003 г. появилась официальная спецификация версии 1.0. Причина появления последовательной шины расширения довольно проста: необходимо равномерно наращивать производительность всех компонентов компьютеров, однако не все существующие интерфейсы масштабируются одинаково эффективно. Для параллельных шин основной проблемой является невозможность радикального повышения рабочих частот. Последовательную шину гораздо проще запустить на повышенных тактовых частотах, что значительно поднимает производительность. Более того, масштабируемость последовательных шин относительно легко достигается как за счет повышения частоты работы, так и увеличением числа линий. Спецификация PCI Express предусматривает схему организации, аналогичную универсальной сетевой архитектуре ISO/SOI. На самом верхнем уровне располагаются прикладные программы, использующие PCI-устройство. Для них в архитектуре ничего не меняется: при обмене данными через шину PCI Express приложения просто обращаются к операционной системе. На уровне драйверов и конфигурирования архитектура PCI Express полностью совместима с интерфейсом PCI и потому является прозрачной для любой операционной системы, поддерживающей PCI. Тем самым обеспечена поддержка спецификаций ACPI и Plug-and-Play без какой-либо доработки общих программных компонентов. Однако на других уровнях архитектуры произошли кардинальные изменения. Прежде всего, добавлено два новых уровня (Transaction Layer и Link Layer), функции которых аналогичны сетевым протоколам TCP/IP. На уровне Transaction Layer происходит первоначальная упаковка данных, передача их конкретному получателю и контроль доставки сообщения. На уровне Link Layer указывается физический адрес назначения пакета. Получив адрес, контроллеры шины принимают решение о направлении пакета в конкретную физическую линию. На этом же уровне располагается код обнаружения и исправления ошибок в принятом пакете (CRC), номер пакета, позволяющий отличить один пакет от другого, и прочие атрибуты. Маршрутизация пакетов (принятие решений о том, на какую шину перенаправить пакет, какой из нескольких пакетов передать первым) осуществляется на уровне транзакций. Пакет передается только в том случае, когда поступил сигнал готовности от буфера приема. Как следствие, уменьшается число повторов при передаче и шина используется более эффективно. Между участниками обмена данными по шине PCI Express устанавливается выделенный канал связи, ширина которого и тактовая частота обговариваются устройствами в процессе инициализации канала. Здесь же происходит представление данных в формате 8 или 10 бит. При необходимости 2 бита используются для контроля за целостностью данных. Тем самым реализуется концепция обмена данными «точка — точка». В основании архитектурной модели PCI Express размещается собственно физическая реализация шины передачи данных: две дифференциальные пары проводников с импедансом 50 Ом (первая пара работает на прием, вторая на передачу). Никакого внешнего синхронизирующего сигнала от тактового генератора в PCI Express не предусмотрено. В качестве рабочих напряжений выбраны уровни от 0,2 В до 0,4 В для логического нуля и от 0,4 В до 0,8 В для логической единицы.
Интерфейс PCI Express позволяет объединять в шину несколько независимых линий передачи данных. Стандартом предусмотрено использование 1, 2, 4, 8, 16 и 32 линий. Передаваемые данные поровну распределяются между ними по схеме «первый байт на первую линию, второй байт на вторую линию,... n+1 -й байт снова на первую» и так далее. Так достигается гибкая масштабируемость PCI Express, позволяющая организовывать шины с максимальной пропускной способностью до 6,4 Гбайт/с в одном направлении. Шина PCI Express поддерживает питание устройств достаточно большой мощности: на cлот х 1 подается до 10 Вт, на слот х4 — до 25 Вт, а на cлот х16 — до 75 Вт. Спецификацией предусмотрена установка на системную плату второго разъема питания. Суммарно две линии питания обеспечат функционирование устройств мощностью до 140 Вт. Соответственно стандартный 20-контактный разъем питания АТХ 2.01 увеличился на четыре контакта (добавились линии +12 В, +5 В, земля и +3,3 В). Номинальной рабочей частотой шины PCI Express сейчас является 2,5 ГГц. При этом пиковая пропускная способность (на один канал передачи данных) достигает 200 Мбайт/с, что составляет 100 Мбайт/с на контакт. Электрические параметры (пониженное затухание в линиях передачи и повышенная чувствительность приемников данных) позволяют увеличить длину проводников шины на платах. Сейчас она ограничивается 30,5 см для системных плат и 9 см для карт расширения. Причем топология разводки может быть четырехслойной, без особых технологических требований. Помимо оконечных устройств архитектурой интерфейса предусмотрено наличие контроллеров (Host), мостов (Bridge) и переключателей (Switch), что позволяет организовать сложную топологию каналов и обеспечить совместимость с другими интерфейсами.
