Высокоскоростной последовательный интерфейс HyperTransport предназначен для использования в качестве внутренней шины персонального компьютера, в том числе для соединения процессоров с прочими компонентами, то есть в качестве системной шины. Архитектура шины HyperTransport предусматривает различные уровни организации интерфейса: • на физическом уровне шина представлена линиями данных, управления, тактовыми, а также контроллерами и стандартными электрическими сигналами; • на уровне передачи данных определяется порядок инициализации и конфигурирования устройств, установления и прекращения сеанса связи, циклического контроля адекватности данных, выделения пакетов для передачи данных; • на уровне протокола определены команды для выделения виртуальных каналов связи, правила управления потоком данных; • на уровне транзакций команды протокола конкретизированы в управляющие сигналы, например чтения или записи; • на уровне сессии определены правила управления энергопотреблением и прочие команды общего характера. Развитие архитектуры многоядерных процессоров поддержано утверждением спецификации HyperTransport 2.0, рассчитанной на возросшие тактовые частоты и возможность сопряжения (mapping) с хостадаптерами для шины PCI Express. Согласно спецификациям, шина HyperTransport 2.0 может работать на тактовой частоте до 2 ГГц. Передача информации осуществляется на обоих фронтах тактового сигнала, то есть эффективная частота шины вдвое больше физической. Максимальная пропускная способность в обоих направлениях достигает 22,4 Гбайт/с, что с лихвой покрывает потребности многопроцессорных двухъядерньгх систем. По электрическим спецификациям шина HyperTransport 2.0 обратно совместима с первой версией