В целях максимального упрощения работы компьютера все многообразие математических операций сводится к сложению двоичных чисел. Поэтому главной частью процессора является сумматор.
Сумматор— это электронная логическая схема, выполняющая суммирование двоичных чисел.
Сумматор служит, прежде всего, центральным узлом арифметико-логического устройства компьютера, однако он находит применение также и в других устройствах машины.
Многоразрядный двоичный сумматор, предназначенный для сложения много разрядных двоичных чисел, представляет собой комбинацию одноразрядных сумматоров, с рассмотрения которых мы и начнём.
Если требуется складывать двоичные слова длиной два и более бит, то можно использовать последовательное соединение одноразрядных сумматоров, причём для двух соседних сумматоров выход переноса одного сумматора является входом для другого.
В данной курсовой работе будет произведено моделирование электротехнического устройства – сумматора, а также будут решены следующие задачи:
1) Изучение принципов построения и методов синтеза двоичных и двоично-десятичных сумматоров
2) Получение навыков в макетировании, наладке и экспериментальном исследовании синтезированных схем.
3) Закрепление навыков схемотехнического моделирования цифровых электронных устройств на ЭВМ.
Задачи курсовой работы (перечень вопросов, подлежащих рассмотрению):
· Исследовательская часть предметной области;
· Проектирование сумматора на ЭВМ;
· Построение функциональных и принципиальных схем.