Классификация ОЗУ. ЗЭ динамических ОЗУ.

ОЗУ дел-ся на статические и динамические. В зав-сти от технологической базы:1.биполярные;2.КМОП.Осн.хар-стики:1.емкость (в битах);2.орг-ция ЗУ–это разрядность каждой ячейки и их кол-во.(4х256: 4–разрядность,256–кол-во);3.быстр-вие:в зав-сти от типа ЗУ м.б.предст.либо временем записи,либо временем чтения,в общ.случае– временем обращения;4.эксплуат.хар-ки.Принцип дейс-я дин.ОЗУ осн.на предст-нии инфы в виде заряда на емкости. Заряд есть–1,нет–0.В кач-ве хранящ. емк.исп-ся паразит. емк.м-ду затвором и корпусом МДП тр-ра.Наличие тока утечки ч-з диэлектрик прив.к пост. спаду емкости->для восст-я инфы ввод.режим реген-ции памяти. Трёхтранзисторный ЗЭ:

VT1–тр-р записи; VT2–тр-р счит-ния; VT3–инф. тр-р;Cзэ–запомина-ющая емк; Uст–напр-е строки;Uсб –напр-е столбца

1.считывание:на ША подаем Uск=5В,при этом откр.VT2 (VT1 выполнен с порогом~в 2 раза>чем VT2=>он закр.).Ус-ль счи-тывания/записи подкл.к ШР и ч-з VT2 анализ.сост-е VT3: а)если емкость заряж (хранит 1),то VT3 откр-ся,на ШР=0; б)если емк.разряж (хр.0),то VT3 закр,вход У С/З ни с чем не соед.и становится на изоляцию.2.запись:на ША подаем Uст=10В,VT1 откр-ся и появл.доступ к емкости.Для заряда емкости(уст.1)нужно Uсб=5В,для разряда(уст.0)–Uсб=0В.

Однотранзисторный ЗЭ явл.дальнейшим упрощением схем ЗЭ дин.ОЗУ.

Считывание: подается 1 на ША, VT1 откр-ся,У С/З напрямую подкл.к емкости.Если емк. заряж, то счит-ся 1, не заряж.–0. Запись:У С/З подкл.к ШР и форм.нужный уровень(если это 1,то под-ся выс.напр-е,кот.заряж.емк, если 0–низк.напр-е). В режиме хранения ЗЭ некот.время сохр.заряд(до 15мс). Во избежание потери инфы прим-ся регенерация памяти (вып-ся автомат.с интервалом 2-4мс). Прим-ся 2 вида реген-ции: 1)построчная–сам.простая,прим-ся ко всем эл-там строки. Выбор строки происх. простым перебором мл. разрядов адреса.Схемы рег-ции вып-ся либо на отд.ЛЭ или счетчи-ках,либо на спец.микросх.В совр.микросх.дин.ОЗУ сх.реген-ции вып-сяна том же кристалле,что и матрица.Такие ИС наз-ся псевдостатические.2)выборочная–происх.в отд. ячейках матрицы.