На рисунке внизу последовательно включены 6 счетчиков с модулем 10 (двоично - десятичные). Информационные выходы Qi каждого каскада через преобразователь BCD кода подключены к семисегментному индикатору.
В целом устройство может решать три задачи: считать количество импульсов, измерять их частоту следования и длительность.
Перед любыми измерениями необходимо очистить счетчики, подав на вход R импульс сброса. 1) Для подсчета количества импульсов необходимо подать их на оба входа схемы И (или только на один, а на другой 1). Пусть на эти входы поступило N=1997 импульсов.Тогда на выходах младшего счетчика останется код QQ0 = 1997 mod 10 = 7. На выход переноса пройдет CR0 =1997 \ 10 = 199 импульсов, и далее QQ1 = (199 mod 10) = 9 и CR1 = 199 \ 10 = 19. В конце счета на выходах счетчиков будет зафиксирован BCD код = 0000 0000 0001 1001 1001 0111, а на индикаторах высветится число 001997. Внимание! У счетчиков на схемах младший разряд находится слева, а в числах - справа. В общем виде десятичный эквивалент BCD кода на выходах будет иметь вид: N = QQ(n-1) * 10^(n-1) + ... + QQ1 * 10^1 + QQ0 * 10^0. Из этого выражения следует, что N находится в диапазоне: 1 < = N <= 999999.
2) При измерении частоты входных импульсов, их необходимо подвести к входу "a", а на вход "b" подать импульс калиброванной длительности T равной 10^i (i =..-1,0,1,..), например T = 1сек, как на рисунке внизу.
Частота повторения импульсов на входе "a" равна по определению: F = 1/dt. Из диаграмм "b" и "c" можно найти период повторения dt = T / N, с погрешностью dt / T.Тогда F = N / T и при T = 1с частота F = N. Диапазон измерения находится в пределах: (1...(10^6)-1)Гц. Для измерения длительности импульса на вход "a" необходимо подать сигнал с частотой F = 10^i (i=2,3,..), например F =10^6[Гц]. Длительность импульса T = N * dt = N / F и диапазон ее измерения равен (1..999999)мксек.
Линейный или одноступенчатый дешифратор. Дешифратор - это комбинационное устройство, предназначенное для преобразования параллельного двоичного кода в унитарный, т.е. позиционный код. Обычно, указанный в схеме номер вывода дешифратора соответствует десятичному эквиваленту двоичного кода, подаваемого на вход дешифратора в качестве входных переменных, вернее сказать, что при подаче на вход устройства параллельного двоичного кода на выходе дешифратора появится сигнал на том выходе, номер которого соответствует десятичному эквиваленту двоичного кода. Отсюда следует то, что в любой момент времени выходной сигнал будет иметь место только на одном выходе дешифратора. В зависимости от типа дешифратора, этот сигнал может иметь как уровень логической единицы (при этом на всех остальных выходах уровень логического 0), так и уровень логического 0 (при этом на всех остальных выходах уровень логической 1). В дешифраторах каждой выходной функции соответствует только один минтерм, а количество функций определяется количеством разрядов двоичного числа. Если дешифратор реализует все минтермы входных переменных, то он называется полным дешифратором (в качестве примера неполного дешифратора можно привести дешифратор двоично-десятичных чисел).
Рассмотрим пример синтеза дешифратора (полного) 3 ® 8, следовательно, количество разрядов двоичного числа - 3, количество выходов - 8.
Как следует из таблицы состояния, каждой функции соответствует только один минтерм, следовательно, не требуется минимизировать эти функции (рис. 2.9).
Из полученных уравнений и схемы дешифратора следует, что для реализации полного дешифратора на m входов (переменных) потребуются n = 2m элементов конъюнкции (количество входов каждого элемента “И” равно m)и m элементов отрицания.
Пирамидальные дешифраторы.Пирамидальные дешифраторы позволяют реализовать схему на базе только двухвходовых элементов логического умножения (конъюнкции). Рассмотрим пример реализации дешифратора 3®8
Для построения такого дешифратора потребуется 12 двухвходовых элементов 2И и три инвертора. Пирамидальные дешифраторы при больших количествах входных переменных позволяют несколько упростить конструкцию устройства, т.е. уменьшить количество интегральных микросхем.
Промышленностью стран СНГ, в том числе и России, выпускаются различные модификации дешифраторов в интегральном исполнении. Обозначение дешифраторов на принципиальных схемах показано на рис. 2.10.
Двухступенчатые дешифраторы на интегральных микросхемах. Пример дешифратора для пятиразрядного двоичного кода. Каждый дешифратор выполнен с управляющими входами, объединенными конъюнктивно. При выполнении условия конъюнкции на выходе, номер которого соответствует десятичному эквиваленту двоичного кода, появится уровень логического “0”. В противном случае все выходы находятся в состоянии логической единицы (рис.2.11). Как следует из рис. 2.11, пятиразрядный дешифратор, имеющий 32 выхода, выполнен на базе четырех дешифраторов с использованием лишь одного дополнительного инвертора, что достигнуто благодаря наличию входной управляющей логики каждой интегральной микросхемы. Нетрудно заметить, что входная логика дешифраторов КР1533ИД7 позволяет реализовать функцию дешифратора 2®3 без дополнительных элементов, а полного дешифратора 2®4 с использованием одного инвертора.
Шифратор - это логическое устройство, выполняющее преобразование позиционного кода в n разрядный двоичный код. Таким образом, шифратор - это комбинационное устройство, реализующее обратную дешифратору функцию.
Пример шифратора для трех переменных.
Таблица состояния шифратора:
Схема шифратора семиразрядного позиционного кода в трехразрядный двоичный код приведена на рис. 2.12.
Это устройство которые имеют n входов и один выход, который при определенной комбинации обеспечивает подключения к выходов к одному из n входов. Электронный комутатор. Нужны для не только для РС, но и для управления технологическими процессами, объектами производственными и не производственными (кораблями и ракетами), и поэтому эти устройства имеют много датчиков (температыра, местоположение). Если для обработки всех этих сигналов использовать персональные компьютеры, то количество этих вычислительных устройств получится очень большим, но эта идея не является абсолютно абсуртной, т.к. используют для этого не большие персональные компьютеры, а микропроцессоры, контроллеры. Но подход с одной центральной вычислительной машиной, и обработать все приходимые данные не может. Используется подход последовательного подключения, с использованием устройств называемых мультиплексоры. Сперва подключается один элемент ко входу компьютера, затем второй, третий, и т.д. Механически представляется в виде механического ключа.
В простейшем случае такую коммутацию можно осуществить при помощи ключей:
В цифровых схемах требуется управлять ключами при помощи логических уровней. То есть нужно подобрать устройство, которое могло бы выполнять функции электронного ключа с электронным управлением цифровым сигналом.
Теперь один из входов элемента будем рассматривать как информационный вход электронного ключа, а другой вход – как управляющий. По таблице истинности отчетливо видно, что пока на управляющий вход Y подан логический уровень '0' сигнал со входа X на выход Out не проходит. При подаче на управляющий вход Y логической '1', сигнал, поступающий на вход X, поступает на выход Out. То есть логический элемент "И" можно использовать в качестве электронного ключа. При этом не важно какой из входов элемента "И" будет использоваться в качестве управляющего входа, а какой - в качестве информационного. Остаются только объединить выходы элементов "И" на один выход. Это делается при помощи элемента "ИЛИ". Такая схема коммутатора приведена на рисунке 2.
Рисунок 2. Принципиальная схема мультиплексора, выполненная на логических элементах.
В этой схеме можно одновременно включать несколько входов на один выход. Однако обычно это приводит к непредсказуемым последствиям. Кроме того, для управления требуется много входов, поэтому в состав мультиплексора включают дешифратор. Это позволяет управлять переключением входов микросхемы на выход при помощи двоичных кодов:
Мультиплексор изображается на принципиальных схемах как показано на рисунке 4.
Рисунок 4. Обозначение мультиплексора на принципиальных схемах.
Мультиплексор это функциональный узел, осуществляющий подключение (коммутацию) одного из нескольких входов (D0-D7) на выход (Y).
Здесь A1-A3 адресные входы. На них подается двоичный код указывающий номер подсоединяемого к выходу входа из набора D0-D7. Например, на адресные входы подана комбинация 011, в этом случае с выходом Y будет соединен вход D3.
D0-D7 информационные входы. На них подается информация для передачи на выход. E- разрешающий вход.
D0
D1
D2
D3
D4
D5
D6
D7
A2
A1
A0
Y
D0
D1
D2
D3
D4
D5
D6
D7
Таблица истинности для этого мультиплексора представлена на рис. 6.
Соответственно таблице истинности можем записать для первой строки: D0·A2·A1·A0. Инверсия над сигналами адреса ставится тогда когда значение сигнала в соответствующей строке равно нулю. D0 входит в это выражение потому, что его значение в этой строке равно логической единице. В столбце Y в этой строке стоит D0, потому что входной сигнал D0 согласно адресу 000 проходит в этом случае на выход Y.
По аналогии для второй строки запишем: D1·A2·A1·A0, и.т.д.
Объединяя выражения, записанные для семи строк таблицы по функции ИЛИ, получим булево выражение, отражающее таблицу истинности:
Функциональная схема, соответствующая полученному выражению, показана на рис.7.
Мультиплексор передает сигнал с одного из информационных входов xi на единственный выход y, причем номер этого входа равен десятичному эквиваленту двоичного кода на адресных входах ai. Если имеется вход разрешения выхода OE, то "0" на этом входе должен перевести выход в пассивное состояние (последняя строчка таблицы 1.). Рассмотрим мультиплексор "4 в 1", имеющий 4 информационных входа и log4 = 2 адресных входов.
Таблица 1.
Величина x может принимать любые значения. Количество входных переменных равно 7, и таблица истинности должна иметь 128 строк. В табл.1 в 4-x основных строках упаковано 64 исходных (с учетом значений x0 ... x3) и в последней строке, остальные 64 строчки. Анализ 0 строки, приводит к выводу,что y=x0, если a1=0 И a0=0 И OE=1, независимо от переменных x1 ... x3. Поэтому для этого входного набора можно записать: y=x0*OE*~a1*~a0. Аналогично записывается y для остальных трех наборов переменных. Общее решение тогда будет иметь вид:
y = OE(x0*~a1*~a0 + x1*~a1*a0 + x2*a1*~a0 + x3*a1*a0). (1)
Применяя аксиомы двойного отрицания и двойственности к правой части уравнения получим:
y = ~(OE*x0*~a1*~a0)+ ... +~(OE*x0*a1*a0).(2)
Выражению (2) соответствует схема, приведенная на рис.8,
Рисунок 8. Рисунок 9.
а ее условное обозначение и механический аналог на рис. 9. Если на адресные входы подать комбинацию a1a0 = 11(BIN) = 3(DEC), то к выходу y будет подключен вход D3, при условии, если OE=1. Мультиплекcор может иметь инверсный выход, а также третье состояние этого выхода, которое отмечается на схеме ромбом с поперечной чертой.
Мультиплексоры находят широкое применение в вычислительной технике, например многие выводы у микропроцессоров "мультиплексированы", т.е. к одному выходу подключается несколько внутренних источников различных сигналов. Это могут быть сигналы линий шины данных и шины адреса, передаваемые последовательно во времени, что позволяет сократить общее число выводов микропроцессора. Если сравнить выражения, то можно увидеть их тождественность, при fi = xi и OE = 1. Следовательно, с помощью мультиплексора с "n" адресными входами можно реализовать любую ЛФ с "n" переменными, подавая на инфрмационные входы мультиплексора значения fi.
Демультиплексоры. Принцип работы. Таблица состояний. Функциональные схемы. Параметры. Примеры использования.
Устройство передающее сигнал с информационного входа на один из выходов, причем номер этого выхода равен десятичному эквиваленту двоичного кода на адресных входах, называется демультиплексором (ДМ). В качестве ДМ может использоваться дешифратор, у которого вместо сигнала OE подается информационный сигнал x. Например, если на входы подать код a1a0=10(BIN)=2(DEC), то сигнал x появится на выходе y2, а на остальных выходах yi=0. На рис.16. даны условное обозначение ДМ "1 в 4" и его механический аналог.
Это устройство которые имеют n входов и один выход, который при определенной комбинации обеспечивает подключения к выходов к одному из n входов. Электронный комутатор. Нужны для не только для РС, но и для управления технологическими процессами, объектами производственными и не производственными (кораблями и ракетами), и поэтому эти устройства имеют много датчиков (температыра, местоположение). Если для обработки всех этих сигналов использовать персональные компьютеры, то количество этих вычислительных устройств получится очень большим, но эта идея не является абсолютно абсуртной, т.к. используют для этого не большие персональные компьютеры, а микропроцессоры, контроллеры. Но подход с одной центральной вычислительной машиной, и обработать все приходимые данные не может. Используется подход последовательного подключения, с использованием устройств называемых мультиплексоры. Сперва подключается один элемент ко входу компьютера, затем второй, третий, и т.д. Механически представляется в виде механического ключа.
Рассмотрим таблицу истинности логического элемента "И-НЕ":
Рисунок 4. Обозначение мультиплексора на принципиальных схемах.
Таблица истинности для этого мультиплексора представлена на рис. 6.
