Разделение шины ЦП - память (что позволило повысить ее разрядность до 32) и шины ISA - ее последующего модификационного развития EISA.
Повысилась пропускная способность канала (CPU-RAM). Его оптимизация за счет применения внешней КЭШ памяти для каждого процесса. Выборка команд из внешней КЭШ памяти выполняется одновременно с передачей данных между ОЗУ и ВНУ в режиме прямого доступа к памяти (ПДП) в результате распараллеливания работы системы. Это условно симметричная многопроцессорная система, которая позволяет одинаково разделять задачи между процессорами. Асимметрия состоит в том, что аппаратные прерывания от ВНУ может воспринимать только один (первичный процессор).
Развитием стало внедрение архитектуры tri Flex, которая легла в основу Systempro/x2. Еще больше параллелизма и оптимизации проходимости каналов передачи между основными подсистемами компьютера. Выделены уже три отдельные высокоскоростные шины. Основной выигрыш производительности за счет использующейся 64 разрядной шины CPU.
Высокоэффективное КЭШ - ОЗУ (64 разр.) минимизирует частоту обращения к основной памяти. Когда процессору понадобиться доступ к ней, в его распоряжении 128-разрядная шина (267 мб/сек). Специальная схема контроллера (управление потоком данных) содержит 256-разрядные многоступенчатые буферы, способные накапливать и самостоятельно осуществлять до 16 операций ввода/ввывода по шине EISA.
Рисунок 4. Архитектура FLEX/MP и Multiproc Support