При С=0 на обоих выходах коньюнкторов устанавливается 0 не зависимо от входов S и R.
При С=1. При подаче на вход С=1 информация со входов R и S поступает на входы коньюнкторов. Устанавливается асинхронный RS триггер в соответствующее информации состояние. Однотактный синхронный RS триггер имеет такую же таблицу асинхронный RS триггер при наличии С=1.
№6 Двухступенчатый синхронный RS-триггер.
Первая ступень триггера принимает информацию при С=1 и устанавливается в соответствующее состояние. При этом на входе С триггера (входы С триггеров соеденены через инвертор) второй триггер информацию не принемает. По окончанию синхроимпульса на входе С 0, первый триггер информацию не принимает. На входе с триггера t2 – 1 идет в соовветствующее информационное состояние.
Вывод: Т.О. двухтактный синхронный RS триггер записывает информацию по срезу синхроимпульса.
№7 Двухступенчатый Т-триггер.
При подаче на вход триггера T единицы, то принимает информацию, поступившую на его входы.
При этом на входе С триггера ноль, он информацию не принимает . По окончанию синхроимпульса на ноль. Триггер информацию не принимает, на входе С триггера единица. Триггер переключается в инверсное состояние. С выходов триггера информация поступает на входы триггеров . Поэтому если им подать следующий счетный импульс, то триггер опять переключится. Таким образом, триггер по срезу переключается в инверсное состояние.
№8 Двухступенчатый D-триггер.
При подаче на D единицы , и при на выходе устанавливается единица. При этом на входе С триггера ноль. Он информацию не принимает. По окончанию синхроимпульса на входе С триггера единица и он принимает информацию
и устанавливается в состояние 1. Если , то и по срезу синхроимпульса на выходе триггера устанавливается 0. Таким образом, D триггер записывает тоже состояние , что и на входе D, но с задержкой.
№9 Двухступенчатый синхронный jk-триггер.
JK-триггер может иметь статические или динамические входы. Может быть синхронным и асинхронным.
JK-триггер - универсальный триггер, так как он может работать как любой тип триггеров: RS, Т, D. JK-триггер не имеет запрещенных комбинаций. Наибольшее распространение получили двухтактные синхронные JK-триггеры. Логическая структура
Логическая структура включает два RS-триггера с инверсными входами и четыре элемента И-НЕ.
Допустим, что триггер Т1 находится в единичном состоянии при отсутствии синхросигнала С=0, тогда S=1, R=1, эти сигналы удерживают триггер в исходном состоянии Q'=1.
При Q'=1, S1=1, R1=1 на выходе элементов ЭЗ, Э4 - S2=0, R2=1, которые устанавливают триггер Т2 в состояние Q=1. При С=0 как бы ни менялась информация, на входах J и К триггер, будет сохранять состояние Q=1.
Подадим импульс, на входе триггера Т1 С=1, если J=0, К=0, то S=1, R=1 -состояние триггера не.меняется.
При С=1, Q' =1, J=0, К=1 на выходе элементов Э1 и Э2: S1=1, R1=0, Q'=0, на
выходе элементов ЭЗ и Э4: S2=1, R2=1 - состояние триггера Т2 не изменяется. По
окончании действия синхроимпульса С=0 на выходе элементов Э1 и Э2: S1=1, R1=1
триггер Т1 останется в исходном состоянии, на выходе элементов ЭЗ и Э4: S2=1, R2=0,
триггер Т2 установится в состояние Q=Q.
При С=1, Q' =0, J=1, К=0 на входе элементов Э1 и Э2: S1=0, Ri=1, Q'=1, на выходе элементов ЭЗ и Э4: S2=1, R2=1 - состояние триггера Т2 не меняется.
По окончанию действия синхроимпульса С=0 на выходе элементов Э1 и Э2: S1=1, R1=1 триггер Т1 остается в исходном состояние, на выходе элементов ЭЗ и Э4: S2=0, R1=0, триггер Т2 устанавливается в состояние Q=1, т.е. переключается в инверсное состояние.
При С1 , Q' =0, J=1, К=1 на выходе элементов Э1 и Э2: S1=0, R1=1, Q'=0, на выходе элементов ЭЗ и Э4: S2=1, R2=1 - состояние триггера Т2 не меняется.
По окончанию действия синхроимпульса С=0 на выходе элементов Э1 иЭ2 S1=1, R1=1 триггер Т1 остается в исходном состояние, на выходе элементов ЭЗ и Э4 . , S2=0, R1=0, триггер Т2 устанавливается в состояние Q=1, т.е.переключается в инверсное состояние.
№10 Линейный дешифратор.
Дешифратором называется цифровое устройство ,в котором каждой комбинации входных сигналов соответствует наличие сигнала на определенном выходе. Дешифраторы применяются для сопряжения с цифровыми системами ,в преобразователях кодов, например, |двоичного кода в десятичный. Если дешифратор имеет n входов (разрядов) и 2n выходов,то он называется полным.
Синтез линейного дешифратора с числом входов п=3. Таблица истинности
Запишем СДНФ
Построим схему дешифратор в базисе И, ИЛИ, НЕ по полученным выражениям
Обозначение дешифратора в схеме
№11 Шифратор.
Шифратором называется цифровое устройство, в котором подача сигнала на один из входов приводит к появлению на выходах соответствующего кода. Шифраторы применяются в устройствах ввода информации в цифровые системы, в преобразователях кодов.
Синтез шифратора с числом входов 8.
Таблица истинности
По таблице запишем выражения, описывающие работу шифратора
У2=Х4+Х5+Х6+Х7
У1=Х2+ХЗ+Х6+Х7
У0=Х1+ХЗ+Х5+Х7
Построим схему шифратора в базисе И,ИЛИ,НЕ по полученным выражениям
Обозначение шифратора в схеме
№12 Полусумматор.
Сумматор - устройство, предназначенное для сложения двоичных чисел (кодов).
Числа в любой позиционной системе счисления складываются поразрядно Поэтому сложить любые двоичные числа можно при наличии узлов, реализующих суммирование цифр одного разряда, слагаемых с учетом возможного переноса младшего разряда. К таким узлам относят одноразрядные комбинационны полусумматоры и сумматоры.
Одноразрядный комбинационный полусумматор.
Одноразрядный сумматор на два входа называют полусумматором. ( предназначен для сложения двух одноразрядных двоичных чисел. Переключательная, таблица полусумматора имеет вид:
ai, bi - одноразрядные двоичные числа
Si - сумма чисел
Pi+1 - перенос в старший разряд
Запишем СДНФ для суммы Si и для переноса Pi+1:
Как видно из выражений, схему логично реализовать на элементах
исключающее ИЛИ и коньюнкторе.
.
Схема полусумматора в базисе И, ИЛИ, НЕ имеет вид:
Обозначение полусумматора в схеме:
№13 Полный одноразрядный сумматор.
Сумматор - устройство, предназначенное для сложения двоичных чисел (кодов).
Числа в любой позиционной системе счисления складываются поразрядно Поэтому сложить любые двоичные числа можно при наличии узлов, реализующих суммирование цифр одного разряда, слагаемых с учетом возможного переноса младшего разряда.
Одноразрядный сумматор на 3 входа называется полным одноразрядным сумматором, предназначен для сложения трех одноразрядных двоичных чисел.
Переключательная таблица имеет вид:
ai, bi - одноразрядные двоичные числа
Pi - значение переноса из соседнего младшего разряда
Si - сумма разряда
Pi+1 - значение переноса в соседний старший разряд.
Запишем СДНФ для суммы Si и для переноса Pi+1:
Схема одноразрядного комбинационного полного сумматора в базисе И.ИЛИ.НЕ имеет вид:
Схему полного одноразрядного сумматора можно реализовать на полусумматорах
№14 Мультиплексор.
Мультиплексор имеет n адресных входов (А), 2n информационных входов (Д), стро-бирующий вход С и один выход у.
Мультиплексор - коммутатор, в котором каждому информационному входу присвоен номер (адрес). Мультиплексор выбирает один из информационных входов, адрес которого задан двоичным кодом на адресных входах и подключает его к выходу при наличии строби-рующего сигнала на входе С.
Таблица функционирования мультиплексора, имеющего два адресных входа и четыре -информационных входа.
Из таблицы видно, что при С=0 на выходе 0, при подаче на стробирующий вход сигнала С=1 на выход передается информация с того информационного входа, адрес которого задан на адресных входах, например: при A1Ao=102=210 на выход передается информация со входа Д2.
По таблице запишем СДНФ.
По выражению построим схему мультиплексора в базисе И, ИЛИ, НЕ-
Условное графическое, изображение мультиплексора
№15 Демультиплексор.
Демультиплексор имеет n адресных входов, один информационный вход D, строби-рующий вход С и 2n выходов.
Демультиплексор - коммутатор, в котором каждому выходу присвоен номер (адрес). Демультиплексор выбирает один из выходов, адрес которого задан двоичным кодом на адресных входах и подключает его ко входу при наличии стробирующего сигнала на входе С.
Таблица функционирования демулътиппексора, имеющего два адресных входа.
Из таблицы видно, что при С=0 на всех выходах 0, при подаче на cnробирующий вход сигнала С=1. Сигнал со входа D передается на тот выход, адрес которого задан на адресных входах, например: при A1A0=102=210 сигнал со входа D передается на выходу.
По таблице запишем СДНФ.
По выражениям построим схему демультиплексора в базисе И, ИЛИ, НЕ.
В схеме Т-триггер имеет установочный вход R – служащий для установки 0.
Подадим на вход установки 0 – Счетчик установиться в ноль.
Подадим первый счетный импульс по срезу импульса триггер переключиться в инверсное состояние в 1. На вход второго триггера поступает перепад с 0/1 – фронт, поэтому второй триггер не переключиться
Подадим второй счетный импульс, по его срезу триггер Т1 переключиться в инверсное состояние – 0. С выхода первого триггера на вход 2 поступает перепад 1/0 – срез – поэтому Т2 переключиться в инверсное состояние – 1. На вход Т3 поступает перепад с 0 на 1 – фронт, поэтому Т3 непереключиться.
Каждый триггер уменьшает частоту в 2 раза.
Вывод: Младший разряд переключается в инверсное состояние каждым счетным импульсом. Каждый следующий разряд переключается когда во всех предыдущих разрядах единичка
№17 Асинхронный вычитающий двоичный счетчик.
Асинхронный вычитающий двоичный счетчик.
Чтобы записать в счетчик число из которого будет вычитать, нужно сначало его обнулить, а затем по входам S нужно записать необходимое нам число.
1010=5
0100=4
Предворительно счетчик обнулили, подав 1 на шину установки нуля. Затем по входам S записываем число 5 – верхняя строчка. Подадим первый счетный импульс, по его срезу Т1 переключиться в инверсное состояние 0. На инверсном выходе триггера сформировался перепад 0/1 – фронт, который поступает на вход Т второго триггера. Второй триггер не переключается. В счетчике записано 4 – вторая строчка.
Подадим второй счетный импульс. По его срезу Т1 переключиться в инверсное состояние 1, на инверсном выходе сформировался перепад с 1/0 – срез, Т2 – переключиться в инверсное состояние 1.На инверсном выходе сформировался перепад с 1/0 – срез, Т3 перекллючиться в инверсное состояние – 0. На инверсном выходе сформируется перепад 0/1 – фронт, Т4 – не переключиться.
В счетчике записано число 3.
№18 Параллельный регистр.
Ввод и вывод информации осуществляется параллельно.
Можно построить на любом типе триггеров, кроме триггера Т.
Запись числа:
1) Обнуление: путем подачи 1 на вход установки 0
2) Подать 1 на ПРИЕМ и подать число на входы.
3) Считывание числа: Чтобы получить число в ПР входе нужно: на шину ПРЯМОЙ подать 1, а на шину обратной код – 0.
Чтобы получить число в обратном коде, необходимо на шину ОБР. подать 1, на шину ПРЯМОЙ КОД – 0
№19 Последовательный регистр.
Вход и выход числа осуществляется последовательно.
Триггеры в регистре должны принимать информацию с предыдущих и передоваться в последующие.
Будем записывать число начиная с младшего разряда.
После действия первого тактового импульса старший разряд регистр записывает в младший разряд числа. Подадим второй тактовый импульс и второй разряд числа.
После действия второго тактового импульса число сдвигается на один разряд вправо. В регистре теперь уже записано два разряда числа. Подадим следующий разряд числа и третий тактовый импульс.
После действия третьего тактового импульса все разряды числа записаны.Числа записаны в соответствующих разрядах регистра. Чтобы считать число нужно подать на Xn-0, а на не Xn- 1. И после действия трех тактовых импульсов регистр очиститься.
№20 Аналого-цифровой преобразователь (АЦП)
№21 Цифроаналоговый преобразователь (ЦАП)
№22 Автоколебательный мультивибратор на логических элементах И-НЕ.
Входы у элементов И-НЕ объеденены, он работает как инвертор. Выход первого элемента связан со входом другого цепью связи C1,R2: C2,R1. VD – защитные. В отсутствии VD на вх элементах через С будут передаваться значительное отрицательное U, что выводит микросхемы из строя. Предположим Э1 – открыт «0», Э2 – закрыт «1». Считаем что С1 уже разрядилась. R2 U на вх подбирается т.о чтобы U на входе было меньше порогового. С заряжается по цепи: С2, R1,-Еп. На вых Е2 по экспоненте возрастает. Как только U на вх Э1 достигнет пор уровня элемент Э1 начнет призакрываться, U на вых Э1 увеличивается. Положительное скачкообразное U через С1 поступает на вх Э2. Элемент Э2 приоткрывается. U на вых уменьшается, отрицательный скачек U с выхода второго элемента поступает на вход первого и еще больше его призакрывает. И т.д. развивается лавинообразный процесс в результате которого Э1 – закрыт, Э2 – открыт. Поскольку Э2 открыт С2 разрыжается через Э2 на корпус VD1. Как только С2 разрядиться Uвх1<Uпор С1 подкл к закрытому элементу Э1, заряжается. С1 заряжается по цепи: +Еп, Э1, R2, - Еп. На вых Э1 U увеличивается, а на входе Э2 по экспоненте убывает, как только U на вых Э1 достигнет порогового уровня Э2 начнет призакрываться
принимает информацию, поступившую на его входы. 
ноль, он информацию не принимает . По окончанию синхроимпульса на 
Триггер переключается в инверсное состояние. С выходов триггера информация поступает на входы триггеров 
. Поэтому если им подать следующий счетный импульс, то триггер опять переключится. Таким образом, триггер по срезу переключается в инверсное состояние.
, 
на выходе 
