Нажмите Alt+1 или же команду Analysis/Transient.. Появится диалоговое окно Transient Analysis Limits. Измените параметр State Variables на Zero. Сравните с рис.1.16. Для запуска нажмите кнопку Run.
Рисунок 1.16
Если необходимо, разверните окно диаграммы на весь экран. Зарисуйте диаграмму.
Закрыв диаграмму, измените тип временной модели элементов И-НЕ Timing_Model=DLY_TTL (аналог задержек для ТТЛ интегральных схем). Объясните полученный результат. Зарисовать диаграмму в отчет. Поэкспериментировать с параметрами TPLHTY и TPHLTY (номинальная задержка переключения из "0" в "1" и соответственно из "1" в "0") временной модели Timing Model элементов И-НЕ. Посмотреть, как это влияет на работу схемы.
