Ускорение формирования адреса. Буферы быстрого преобразования адреса

Обеспечение быстрого доступа к данным КЭШ-память

Методы уменьшения времени доступа к памяти

Структура страничной таблицы

Т	R	M	Р	№ страницы	Запись 0
					Запись 1
					…

Находится в памяти может занимать десятки Мбайт.

Бит Т – позволяет запретить кэширование страницы, необходимо для в/в, буферные регистры портов которых отображаются на память, то есть не имеют собственного адресного пространства

Т – бит блокирования КЭШ.

В КЭШ хранится адреса тех страниц к которым чаще обращаются.

В 1 варианте для обращения устройства ввода/вывода используются обычные команды ввода/вывода

MOV A / номер ячейки, где находится буфер.

Когда идёт обращение к странице, то КЭШ-откл

У всех портов вв/выв имеется своё адресное пространство.

IN port –ввод

Out port – вывод

Когда адресное пространство указывается на основную память. Упрощение организации процесса, однако часть адресного пространства исключается.

Во 2 варианте основная память имеет своё адресное пространство, а устройства вв/выв своё. Когда выделяется самостоятельное адресное пространство для устройств вв/выв, для обращения к порту используются команды

IN port

Out port

1 Устройство вв/выв постоянно обновляет значение своего порта, в КЭШ изменения происходить не будут. Это связано с тем, что отсутствует алгоритм обновления КЭШ при обновлении страниц памяти ПУ КЭШ отключают, и процессор будет обращаться всегда к памяти.

Одним из недостатков:

Большое время преобразования виртуального абреса в физический. Это связано с тем, что страничные таблицы размещаются в основной памяти, поэтому каждая ссылка памяти требует как минимум 2 цикла:

1. Выборка физического адреса из страничной таблицы

2. Выборка слова из страницы

Теряем 50% производительности, т.к. 2 цикла обращения к памяти. Для ускорения применяют специальную быстродействующую ассоциативную память, в которой хранятся физические адреса часто используемых в последнее время страниц. Эта память небольшого объёма на несколько десятков строк, чаще всего 64 стр. 64 адреса, к которым производилось обращение. Это часто называют адресным КЭШ.

Каждый адрес Кэш состоит из нескольких полей

Номер виртуальной страницы	Пам управления	Номер формируемой страницы
Т	R	N	защита

Поля в таблице полностью соответствуют полям табличной страницы, только добавляется поле «номер виртуальной страницы»

Процессор формирующий адрес ячейки памяти вначале ищет номер физической страницы в TLB , если он там присутствует, то адрес берётся из TLB, если отсутствует, то фиксируется промах и после адрес отыскивается в страничной таблице этот адрес помещается в КЭШ и одновременно используется процессором. Предварительно происходит замещение записей, менее посещаемые удаляются. Замещение происходит по некоторому алгоритму.

Адресный КЭШ TLB размещают в кристалле процессора, либо на картридже таким образом, доступ к этой таблице может осуществляться за доли процессорного такта.