Основные сведения

Стандартные серийные микросхемы нередко состоят из логических элементов только одного типа. Например, микросхема серии К155ЛА3 содержит в корпусе 4 логических элемента «2И-НЕ», а микросхема серии К155ЛП5 содержит 4 двухвходовых логических элемента «Исключающее ИЛИ», и т.п. В связи с этим возникает задача реализации булевой функции (БФ) в базисе с ограничениями. Это означает, что логическая схема для реализации заданной функции может быть построена на элементах только указанных типов.

Для преобразования исходной БФ к заданному базису используется методика, в основе которой лежит применение законов Де-Моргана. Методика преобразования состоит из двух основных пунктов:

1. Замена в исходном выражении исходных функций на заданную базисную («И»à«ИЛИ», «ИЛИ»à«И»). На этом шаге устанавливается функциональное соответствие формулы заданному базису.

2. Группировка термов и/или переменных в термах соответственно числу входов базисного элемента. На этом шаге необходимо сгруппировать переменные в термах, а также сами термы, таким образом, чтобы число аргументов в каждом произведении (или сумме) было не больше числа входов базисного элемента.

Группировка реализуется путем заключения в скобки (скобки обозначают приоритетное выполнение). Так как каждая инверсия в формуле реализуется в схеме одним элементом, то чтобы реализовать скобки, то есть обеспечить приоритет, и при этом сохранить тождество, необходимо над фрагментом, взятым в скобки, поставить двойную инверсию. В логической схеме двойная инверсия реализуется последовательностью из двух элементов.

Каждая комбинационная логическая схема имеет ряд параметров, которые ее характеризуют:

1. Число элементов в схеме N (без учета инверсий входных сигналов) равно числу инверсий в полученной формуле.

2. Число уровней схемы L равно числу «слоев» инверсий в формуле.

3. Общее время задержки схемы определяется: τ_сх = L * τ_эл-та.. Примем расчетное приближенное время задержки одного элемента τ_эл-та = 10 нс.

4. Цена схемы по Квайну K определяется суммарным числом входов всех элементов схемы. Вычисляется путем умножения число входов базисного элемента на общее количество элементов.