Триггеры

Одно из наиболее распространенных импульсных устройств, относящихся к базовым элементам цифровой техники, - триггер (от англ. trigger– спусковой крючок).

Триггером называют устройство, обладающее двумя состояниями устойчивого равновесия и способное скачком переходить из одного состояния в другое под воздействием внешнего управляющего сигнала

Состояния устойчивого равновесия характеризуются тем, что после слабого внешнего воздействия устройство возвращается в исходное состояние, т. е. токи и напряжения принимают исходные значения в отличие от состояния неустойчивого равновесия, при котором любое слабое внешнее воздействие нарушает это состояние. Для перехода триггера из одного устойчивого состояния в другое необходимо, чтобы входной сигнал превысил пороговое значение.

В современной электронике триггеры выполняются, как правило, в виде микросхем, построенных на основе логических элементов. На рис. 3.31, а, в приведены схемы триггеров на логических элементах ИЛИ – НЕ, И – НЕ, а на рис. 3.31, б, г показаны их условные обозначения. Допустим, что на входах R и S сигналы равны «0» (R=0, S=0), а на прямом выходе Q сигнал равен «1» (Q=1). Тогда на инверсном выходе сигнал равен «0», так как на одном из входов (соединенном с Q) логического элемента ИЛИ – НЕ сигнал равен «1». На обоих входах элемента сигнал «0», поэтому Q=1. Очевидно, при R=0, S=0 возможно и второе устойчивое состояние, при котором Q=0, =1. Нетрудно видеть, что при S=1, R=0 триггер оказывается в первом устойчивом состоянии (Q=1, =0), а при S=0, R=1 – во втором устойчивом состоянии (Q=0, =1). Комбинация S=1, R=1 недопустима.

Э1

S

1 Q & Q

Т Т

S Q S Q

R R

&

R1

Э2

а) б) в) г)

Рис. 3.31. Схемы (а, в) и условные обозначения (б, г) асинхронных RS-триггеров на логических элементах ИЛИ – НЕ, И – НЕ

Рассмотренный триггер называют RS-триггером. Вход S называется установочным (от англ. set - устанавливать), а вход R – входом сброса (от англ. reset – вновь устанавливать). При S=1 триггер устанавливается в состояние «1» (Q=1, =0), при R=1 – сбрасывается в состояние «0» (Q=0, =1).

Аналогично работает RS-триггер на элементах И – НЕ (рис. 3.31, в) с той разницей, что он должен иметь инверсные входы, т. е. устанавливаться в состояние «1» при S=0 и сбрасываться в состояние «0» при R=0. Запрещенная комбинация входных сигналов для этой схемы - «0», «0».

а) б)

Рис. 3.32. Схема (а) и условное обозначение (б) синхронного RS-триггера на элементах И – НЕ

Триггеры можно классифицировать по функциональному признаку и по способу управления. По функциональному признаку различают триггеры RS, D, T, JK и других типов, по способу управления – асинхронные и синхронные(тактируемые). Рассмотренный RS-триггер относится к асинхронным, так как переход его из одного состояния в другое происходит в темпе поступления сигналов на информационные (R,S) входы и не связан с тактовыми сигналами. В синхронных триггерах помимо информационных имеется вход тактовых (синхронизирующих) сигналов и переключения триггера происходят только при наличии тактового сигнала. Синхронный режим работы является основным в ЭВМ, на нем основан принцип действия ряда узлов цифровой техники, например, D- и JK-триггеров, регистров и т.д.

На рис.3.32, а, б приведены схема и условное обозначение синхронного RS-триггера на элементах И – НЕ. Схема рис. 3.32, а отличается от схемы асинхронного триггера (см. рис. 3.31, в) наличием двух дополнительных элементов И – НЕ, благодаря которым управляющие сигналы проходят на входы и только при воздействии на синхронизирующий вход сигнала «1» (С=1).

Для приема информации по одному входу используются D-триггеры (от англ. delay – задержка). На рис. 3.33, а, б приведены схема и условное обозначение D-триггера на элементах И – НЕ. D-триггер переходит в состояние «1» (Q=1), если в момент прихода синхронизирующего сигнала (С=1) на

а) б)

Рис. 3.33. Схема (а) и условное обозначение (б) D-триггера на элементах И – НЕ

его информационном входе сигнал «1» (D=1). В этом состоянии триггер остается и после окончания сигнала на входе D до прихода очередного синхронизирующего сигнала, возвращающего триггер в состояние «0». Таким образом, D-триггер «задерживает» поступившую на его вход информацию на время, равное периоду синхронизирующих сигналов.

Действительно, при D=1, C=1 на выходе элемента сигнал «0» ( ), а на выходе - «1» ( ) [так как на его входах «1» и «0»; рис. 8.33, а]. Так как RS-триггер имеет инверсные входы, то при , он переходит в состояние «1» (Q=1, ) и остается в этом состоянии до тех пор, пока при D=0 не получится С=1. В зтом случае , и триггер возвращается в состояние «0» (Q=0, ). При D=0, и независимо от С Q=0.

T-триггер (от англ. tumble – опрокидываться, кувыркаться), или счетный триггер, имеет один информационный вход и переходит в противоположное состояние в результате воздействия на его вход каждого очередного сигнала. Название «счетный» (или «со счетным запуском») связано с широким применением T-триггеров в счетчиках импульсов. На рис. 3.34, а, б приведены условное обозначение и временные диаграммы T-триггера.

а)

Рис. 3.34. Условное обозначение (а) и временные диаграммы (б) T-триггера

T-триггеры выполняют на основе двух последовательно соединенных RS-триггеров (MS-схема), первый из которых называют ведущим (от англ. master - хозяин), а другой – ведомым (от англ. slave - раб). На рис. 3.35, а, б приведены схемы и условное обозначение MS-триггера (двухступенчатого триггера), в котором триггер - ведущий, а триггер - ведомый. При поступлении сигналов на информационные входы R и S триггера он принимает соответствующее состояние («0» и «1») в момент, когда . Сигналы с выходов , ведущего триггера не проходят в ведомый, поскольку . Информация пройдет в ведомый триггер только по окончании синхронизирующего сигнала ( , ) и будет отображена на выходах , .

а)

б)

Рис. 3.35. Схема (а) и условное обозначение (б) MS-триггера

Для получения двухступенчатого T-триггера достаточно ввести обратные связи (на рис. 3.35, а показаны пунктиром) и использовать вход как информационный (T). Тогда при T=1 триггер устанавливается в состояние, противоположное состоянию триггера (например, при , - в состояние , ), а при T=0 триггер переходит в состояние, совпадающее с состоянием триггера ( , ). Таким образом, на выходах , сигнал изменяется на противоположный по окончании каждого очередного импульса T, что соответствует диаграмме рис. 3.34, б.

а) б) в)

Рис. 3.36. условное обозначение JK-триггера (а), схемы T-триггера (б) и D-триггера (в) на его основе

Универсальный триггер, или JK-триггер, имеет информационные входы J и K и синхронизирующий вход C (рис. 3.36, а). JK- триггер получают из двухступенчатого T-триггера путем использования трехвходовых элементов И – НЕ во входных цепях ведущего триггера подобно тому, как используют двухвходовые элементы И – НЕ в схеме рис. 3.32, а. Использование третьих входов элементов И – НЕ позволяет реализовать два дополнительных информационных входа: J и K (рис. 3.36, а). При J=K=1 триггер изменяет свое состояние на противоположное в момент окончания каждого синхронизирующего сигнала. Таким образом, соединяя входы JK-триггера по схеме рис. 3.36, б, получают T-триггер.

Используя вход J как вход S, а K – как R, реализуют синхронный RS-триггер, особенность которого состоит в том, что при комбинации S=R=1, запрещенной для обычного RS-триггера, он переключается на каждый синхронизирующий сигнал. Добавлением инвертора на входе JK-триггера получают D-триггер (рис. 3.36, в).

Все типы триггеров, реализуемые на основе JK-триггера, дают задержку в появлении выходных сигналов, равную длительности синхронизирующего сигнала.

а) б)

Рис. 3.37. Условные обозначения динамических синхронных RS-триггеров с прямыми (а) и инверсными (б) входами

Рассмотренные триггеры относятся к статическим триггерам, реагирующим на уровни входных сигналов. Существуют также динамические триггеры, которые на перепады уровней сигналов. На рис. 3.37, а приведено условное обозначение синхронного RS-триггера, реагирующего на перепад уровня сигнала от «0» к «1», а на рис. 3.37, б – то же, для триггера, реагирующего на перепад от «1» к «0». В первом случае входы называют прямыми динамическими, во втором - инверсными динамическими.

Наибольшее распространение получили статические JK- и D-триггеры, выполняемые в виде интегральных микросхем, например K155ТМ5 (4 D-триггера), K176ТВ1 (2 JK-триггера).