При разработке МСО приходится решать задачу коммутации двух или более информационных потоков в один. Эту задачу можно решить применением различных схем: магистральных приёмопередатчиков (МПП), мультиплексоров каналов, регистров с выходными буферами и т.д. Рассмотрим некоторые примеры схем. На схемах сигналы интерфейса обозначаются стрелкой разъёма (), а сигналы сформированные в модуле - стрелкой линии связи ().
На рис. 8.3.1 приведена схема коммутации двух потоков посредством магистральных приёмопередатчиков (МПП) для передачи информации на шину данных DAT процессора.
Рис. 8.3.1. Коммутация информационных потоков 2→1 посредством МПП
На схеме одноимённые выходы МПП соединены. В отсутствии управляющих сигналов, выходы МПП находятся в высокоимпедансном состоянии (Z-состоянии). Управление чтением информации с внешних устройств осуществляется по адресам соответствующих МПП и сигналу RD. При поступлении сигналов управления (таблица на рис. 8.3.1) в выбранном МПП открывается выходной буфер (снимается Z-состояние) и данные с внешнего устройства поступают на шину DAT. Так как сигналы ADR0 и ADR1 не могут быть сформированы одновременно в рассмотренной схеме не возникает каких либо конфликтов при доступе внешних устройств (ВУ) к шине DAT процессора.
Схема коммутации информационных потоков с применением буферных регистров (рис. 8.3.2) аналогична. Отличается схема тем, что информация в первой схеме непосредственно с внешнего устройства читается на шину DAT, а во второй - читается из регистров. Внешние устройства во второй схеме в соответствии со своим алгоритмом работы, должны записывать информацию в регистры.
Рис. 8.3.2. Коммутация информационных потоков 2→1 посредством буферных регистров
На рис. 8.3.3 приведён пример коммутации информационных потоков с применением мультиплексоров. Управление мультиплексорами MS осуществляется в соответствии с таблицей представленной на рис. 8.3.3. Чтение из канала 1 выполняется при ADR1=1 и RD=1, а из канала 0 - при ADR0=1 и RD=1. Для увеличения разрядности каналов необходимо использовать соответствующее количество микросхем. Одноимённые управляющие сигналы мультиплексоров в этом случае объединяются.
Рис. 8.3.3. Коммутация потоков данных 2→1 посредством мультиплексоров
В рассмотренных примерах рис. 8.3.1 – рис. 8.3.3 для управления используются сигналы адреса ADR и чтения RD, определяющие ввод информации по шине DAT процессора. Эти же адреса могут использоваться и для вывода данных на внешние устройства как показано на рисунке 4. В данной схеме используется низкий активный уровень входных сигналов (таблица на рис. 8.3.4). Выходные сигналы Y1-Y4 имеют активный уровень высокий. При необходимости получения выходных сигналов низкого уровня МС К1533ЛЕ1 заменяется на КР1533ЛЛ1. Так как системные сигналы WR и RD поступают на два входа, возникает необходимость их усиления. Для этих целей используются повторители КР1533ЛП16.
Используя МС дешифратора-демультиплексора КР1533ИД4 можно совместить операции дешифрации адреса и формирование сигналов управления вводом и выводом данных (рис. 8.3.5). Данный дешифратор сдвоенный. Одна часть DC (Y1) используется для формирования сигналов ввода данных с адресуемых по линиям A0 и A1 элементов МСО, другая часть – для формирования сигналов вывода. Входы 1D и 2D используются для подключения сигнала разрешения дешифрации (РД) с выхода схемы сравнения дешифратора адреса. Активный уровень сигналов на выходе DC – низкий.
Рис. 8.3.4. Схема формирования сигналов управления вводом и выводом данных
Рассмотрим пример. При адресе А0=0 и А1=0 по сигналу /RD=0 на выходе 1Y0 формируется сигнал низкого уровня, который поступает на вход EZ регистра D2, открывая его выходной буфер. Данные от внешнего устройства 1, записанные в регистр D2, поступают на шину данных DAT7-DAT0, откуда переписываются во внутренние регистры процессора. По сигналу /WR при наличии этого же адреса информация с шины данных записывается в регистр D3 и выдаётся на внешнее устройство 1. Используя другие адреса организуется ввод/вывод данных на другие устройства. Использование МС К1533ИД4 позволяет сократить количество логических элементов в схемах управления модулей связи.
Рис. 8.3.5. Формирование сигналов управления чтением/записью на базе КР1533ИД4
), а сигналы сформированные в модуле - стрелкой линии связи ( 
).
