Процедура передачи управления используется в интерфейсе МПИ для построения многопроцессорной системы. В составе такой системы имеются общие ресурсы (память, устройства ввода/вывода), доступ к которым и обеспечивает данная процедура. Передача управления в системе от одного активного устройства к другому невозможна, а осуществляется только через процессор.
На рис. 3.11 приведена обобщённая схема организации передачи управления, поясняющая использование необходимых сигналов.
Рис. 3.11. Схема организации передачи управления магистралью
При передаче управления активное устройство, запрашивающее магистраль у процессора, выполняет действия в соответствии с временной диаграммой, приведённой на рис. 3.12, в следующей последовательности:
- каждое активное устройство, готовое стать ведущим в обмене, выдаёт сигнал запроса магистрали /ЗМ;
- процессор параллельно с выполнением текущей программы анализирует состояние линии /ЗМ и при появлении на ней сигнала вырабатывает сигнал /РЗМ (после окончания текущего цикла обмена и при отсутствии /ПЗ). Сигнал /РЗМ последовательно обходит активные устройства, подключённые к магистрали. На входе в устройство он обозначается /РЗМП, на выходе из устройства - /РЗМИ;
- ближайшее по линии /РЗМ активное устройство, выставившее сигнал /ЗМ, при получении сигнала /РЗМП блокирует его дальнейшее распространение и, при отсутствии или при снятии сигналов на линиях /ОТВ и /ОБМ, устанавливает сигнал на линии /ПЗ и сбрасывает сигнал /ЗМ;
- активное устройство, установившее сигнал /ПЗ, становится ведущим и переходит к адресному обмену.
Рис. 3.12. Временная диаграмма передачи управления магистралью
Процессор при необходимости захвата магистрали не выставляет в магистраль сигналы /ЗМ, /РЗМ, /ПЗ, а при отсутствии сигналов /ПЗ, /ОБМ и /ОТВ от других устройств приступает непосредственно к операции назначения ведомого.
Сигнал /ПЗ сбрасывается ведущим после снятия последнего сигнала /ОТВ в ходе выполнения адресного обмена по магистрали.
На рис. 3.13 приведён пример схемы передачи управления магистралью от процессора активному устройству У1. Данная операция реализуется следующим образом.
Активное устройство У1, запрашивая магистраль, устанавливает триггер запроса магистрали ТЗМ. Сигналы с его выхода открывают схему &1 и закрывают &2. Одновременно сигнал с прямого выхода триггера ТЗМ поступает на передатчик сигнала запроса магистрали ПРД ЗМ, который выдаёт запрос на линию /ЗМ процессора.
Процессор, получив сигнал /ЗМ, завершает выполнение текущего цикла обмена и выдаёт сигнал /РЗМ. Сигнал /РЗМ последовательно обходит активные устройства, подключённые к магистрали. На входе активного устройства данный сигнал обозначается /РЗМП (П - приёмник), а на выходе - /РЗМИ (И - источник). Сигнал /РЗМП, поступивший в данную схему, проходит через &1 и &4 (/ОБМ и /ОТВ сняты), устанавливает триггер подтверждения запроса ТПЗ и сбрасывает триггер ТЗМ. Сигнал с выхода триггера ТПЗ снимает блокировку с шинных формирователей ШФ и передатчиков сигналов управления, а также поступает на передатчик сигнала подтверждения запроса ПРД ПЗ, который выдаёт его на линию /ПЗ процессора.
Активное устройство У1 становится ведущим и может, например, используя стандартные циклы обмена, записывать информацию в память процессора или читать её из памяти процессора, а также управлять УВВ. Для выполнения данных операций будут задействованы сигналы /ВУ АУ1, /ОБМ АУ1, /ДЧТ АУ1, /ДЗП АУ1, /ОТВ АУ1.
После завершения всех циклов обмена по магистрали процессора активное устройство, используя адресный обмен по своей магистрали, сбрасывает триггер ТПЗ. Для этого используются схемы дешифратора адреса ДА, регистра адреса РА и схема &3. Сброс ТПЗ приводит к блокировке ШФ и передатчиков сигналов.
Сброс сигнала /ПЗ и отсутствие сигналов /ОБМ и /ОТВ разрешают процессору начать адресный обмен по системной магистрали.
