Функционально триггер можно представить в виде элемента памяти со схемой управления. Элемент памяти хранит информацию о результате предыдущего воздействия на триггер. Схема управления реализует правила реагирования триггера на различные входные сигналы и их комбинации. В конечном итоге схема управления вырабатывает сигналы, которые обеспечивают хранение информации в запоминающем элементе, подтверждение состояния либо переключения запоминающего элемента в новое состояние. По реакции триггера на входные управляющие воздействия различают след. виды входов: S – вход для установки триггера в состояние 1; R – вход для сброса триггера в состояние 0; D – вход для установки триггера в состояние 1 при D = 1 или 0 при D = 0 с задержкой переключения выходов Q, неQ по отношению к входу D; T – вход переключения триггера в противоположное состояние аналогично счету по модулю 2; J,K – входы для установки триггера и сброса триггера в состояние 1 или 0 аналогично входам S и R; C – вход синхронизации для точного задания моментов переключения состояний триггера; V – вход для разрешения или запрета реагирования триггера на соответствующие управляющие входы.
По совокупности управляющих входов различают RS-триггеры (асинхронные и синхронные); D-триггеры с записью информации по одному входу D в момент времени, определяемые синхроимпульсами С; T-триггеры с четным выходом; JK-триггеры, в которых входы J и K
в отдельности реализуют раздельное управление, а совместно – счетный режим. В RS- и D-триггерах отсутствует режим изменения состояния. Важным преимуществом D-триггера перед RS-триггером является наличие всего лишь одного информационного входа. JK-триггер можно считать универсальным, т.к. в нем реализуются все 4 режима(установка 0 и 1состояния, изменение и сохранение состояния), простой внешней коммутации его можно настроить на реализацию функций других триггеров.
Микросхемы JK-триггеров содержат 1 или 2, а D-триггеров 2,4 и 6 триггеров в корпусе.
В JK-триггере (К155ТВ1, К155ТВ15) входы J и K — это входы установки выхода Q триггера в состояние 1 или 0. Однако, в отличие от RS-триггера, в JK-триггере наличие J=K=1 приводит к переходу выхода Q триггера в противоположное состояние. Недостатком этой схемы является зависимость работы схемы от длительности тактового импульса. Импульс должен быть коротким и должен закончиться до завершения процесса переключения триггера. Для ослабления требования к длительности тактового импульса в цепи обратных связей можно включить элементы задержки. Однако этот путь не всегда является целесообразным.
Разработаны и применяются в основном в интегральном исполнении JK-триггеры, тактируемые фронтом тактовых импульсов, которые не чувствительны к длительности тактовых импульсов. JK-триггеры, тактируемые фронтом, строятся по схеме MS.
Триггер работает следующим образом. Пусть в исходном состоянии Q=0, а . При отсутствии тактового импульса (C=0), вентили D1 и D2 закрыты вне зависимости от сигналов на остальных входах.
Пусть J=1, тогда с приходом тактового импульса C=1, D1 откроется, а D2 останется закрытым. Элементы D5 и D6 закроются сигналом с выхода элемента D9. Сигнал лог. «0», снимаемый с открытого вентиля D1, записывает в основной триггер информацию, устанавливая его в состояние «1» (P=1, неР=0).
Несмотря на то, что на одном из входов D5 действует сигнал «1», а на одном из входов D6 — «0», они не изменят состояние вспомогательного триггера, так как на других входах элементов D5 и D6 действует сигнал лог. «0» с инвертора D9.
По окончании действия тактового импульса, появится сигнал лог. «1» на вторых входах вентилей D5, D6, а вентили D1 и D2 закроются. Так как основной триггер находится в состоянии «1», то откроется D5 и информация запишется во вспомогательный триггер (Q=1, неQ=0).
Совершенно аналогично сигнал «1», поданный на вход K, установит триггер в состояние «0».
Таким образом, в триггере данного типа изменение выходного сигнала происходит только в моменты, когда потенциал «C» переходит из «1» в «0». Поэтому говорят, что эти триггеры тактируются срезом (или фронтом) в отличие от триггеров, тактируемых потенциалом. Если соединить вместе входы J и K, то JK-триггер превратится в Т-триггер. Пусть триггер находится в исходном состоянии ( ). При подаче J=K=1 и C=1, вентиль D1 будет закрыт сигналом «0» с выхода . Так как открывается только вентиль D2, то триггер установится в нулевое состояние . При этом выходной потенциал Q=0 блокирует вентиль D2. Поэтому следующая комбинация J=K=1 и C=1 переводит триггер в состояние Q=1 и т.д.
D-триггеры (К155ТМ2) — это электронные устройства с двумя устойчивыми выходными состояниями и одним информационным входом D. Благодаря включению элемента D1 на входы RS-триггера поступают разнополярные сигналы поэтому запрещённое состояние входных сигналов исключено но время задержки распространения сигнала элемента D1 должно быть меньше, чем у элементов D2 и D3.
асинхронный D-триггер.
Недостаток данной схемы состоит в том, что сигнал D (с выхода предыдущего триггера) может измениться во время действия синхросигнала С длительностью tC. Поэтому есть опасность повторного переключения триггера. Для снижения критичности регистра к величине tCmaxподадим сигнал D непосредственно на элемент 4, а через два промежуточных инвертора – элементы 5,6. Чтобы полностью устранить ограничение на tCmaxорганизуются своеобразные защелки между элементами 3,5 и 4,6 (пунктирные линии). В следствие этого изменения входного сигнала D не будут влиять на состояние триггера, пока не наступит очередной положительный перепад СИ.
. При отсутствии тактового импульса (C=0), вентили D1 и D2 закрыты вне зависимости от сигналов на остальных входах.
с выхода элемента D9. Сигнал лог. «0», снимаемый с открытого вентиля D1, записывает в основной триггер информацию, устанавливая его в состояние «1» (P=1, неР=0).
). При подаче J=K=1 и C=1, вентиль D1 будет закрыт сигналом «0» с выхода 
. Так как открывается только вентиль D2, то триггер установится в нулевое состояние 
. При этом выходной потенциал Q=0 блокирует вентиль D2. Поэтому следующая комбинация J=K=1 и C=1 переводит триггер в состояние Q=1 и т.д.
асинхронный D-триггер.