Аналого-цифровые преобразователи слежения

В АЦП с цифровым интегратором можно организовывать следящий режим преобразования, если применить реверсивный счетчик в контуре подбора цифровой информации.

Рис. 131. Структурная схема и временные диаграммы АЦП слежения

В состав преобразователя входит генератор импульсов «Г», реверсивный счетчик, ЦАП, ИОН и схема сравнения «К».

Преобразователь работает в двух режимах: режим установления и слежения.

При запуске АЦП сначала напряжение рассогласования больше порога срабатывания схемы сравнения «К», поэтому счетчик работает на сложение, накапливая единицы приращения до момента равенства входного напряжения U₁ и U_х.

Максимальное время установления определяется максимальным значением напряжения U_х.

,

(192)

где t - период следования импульсов генератора.

Для уменьшения времени Т_у в счетчик можно предварительно записать некоторый код. Например, если в исходном состоянии в счетчике записать 100…00, Т_у уменьшится в два раза.

При равенстве входного напряжения и напряжения обратной связи (U₁) преобразователь переходит в режим слежения за входной величиной. При этом выходной код преобразователя с погрешностью равной единице младшего разряда будет соответствовать напряжению U_х.

В режиме слежения быстродействие преобразователя определяется частотой генератора, так как время цикла преобразования .

Режим слежения возможен, если выполняется неравенство:

,

(193)

где h – шаг квантования по уровню.

В противном случае возникает срыв слежения и АЦП переходит в режим установления. При этом динамическая ошибка преобразования может достигнуть значительных величин.

При известных значениях и требуемой точности преобразования по (299) можно найти требуемую частоту генератора. Предельная частота генератора ограничивается временем установления ЦАП, быстродействием счетчика и схемы сравнения.

При большой чувствительности схемы сравнения даже при незначительных помехах следящие АЦП будут находиться в режиме автоколебаний, что вызывает «дрожание» выходных кодов. Для их исключения применяют схемы сравнения с гистерезисом.

При сигнале рассогласования счетчик переключается на сложение, при - на выключение. При показания счетчика не меняются.

АЦП следящего типа можно использовать в качестве УВХ. Для этого в схему необходимо между генератором и схемами совпадения 1 и 2 ввести дополнительную, на второй вход которой подать управляющий сигнал режима работы.

А режиме слежения, когда на управляющий вход подается «1» сигналы генератора проходят на реверсивный счетчик и АЦП отслеживает входной сигнал с точностью до шага квантования h.

Переход в режим запоминания происходит при подаче на управляющий вход логического нуля.

При этом действие обратной связи прекращается и реверсивный счетчик фиксирует то число, которое было в нем в данный момент. Соответствующий этому числу код через ЦАП выдается как выходное напряжение U₁ и будет храниться в течении всего времени действия логического нуля на управляющем входе.

Погрешность устройства хранения зависит от статической погрешности ЦАП.

Схема не имеет накопительного конденсатора, поэтому время хранения может быть сколь угодно большим.

Аналого-цифровые преобразователи параллельного действия

Параллельные АЦП (их ещё называют ПНК считывания) представляют собой группу параллельно-включенных компараторов.

Аналоговый входной сигнал U_вх прикладывается ко всем компараторам одновременно. Один из входов каждого компаратора подключается к собственному опорному напряжению.

Значения опорных напряжений компараторов отличаются друг от друга на напряжение, соответствующее младшему двоичному разряду.

Все компараторы, для которых U_вх > U_оп изменяют состояние своих входов после подключения U_вх. Остальные компараторы, для которых U_вх < U_оп не меняют свое состояние. Выходы компараторов подключены к декодирующей схеме, которая преобразует совокупность состояний компараторов, после приложения U_вх в позиционный двоичный код.

Рис. 132. Структурная схема АЦП параллельного действия

Для уяснения работы данного АЦП рассмотрим двухразрядный АЦП со схемой декодирования.

Рис. 133. Схема двухразрядного АЦП

Опорные напряжения, прикладываемые к компараторам, начинаются от значения U_оп1, равного половине младшего разряда.

Для двух разрядов необходимо компаратора. Если U_оп=3, то половина младшего разряда будет 0,5 В.

Далее значение U_оп каждого разряда увеличивается на величину двоичного веса.

Считаем до 3, значит вес одного разряда В.

Для В, В.

Если U_вх < 0,5 В, то все выходы компараторов имеют низкий уровень и цифровой код будет 00.

Если 0,5 < U_вх < 1,5 В, то выход компаратора №1 приобретает высокий уровень, а выходы второго и третьего – низкий. Выход компаратора №2 после инвертирования поступает на схему совпадения, на первый вход которой поступает высокий уровень с компаратора №1 и высокий уровень со схемы совпадения через ИЛИ приводит к появлению кода 01.

Если 1,5 < U_вх < 2,5 В, то выход компаратора №2 приобретает высокий уровень, в выход «И» низкий, при этом код 10.

Если U_вх > 2,5 В, то выходы всех компараторов приобретают высокий уровень и код 11.

Основным достоинством схемы параллельного АЦП является высокое быстродействие (< 30 нс). Это объясняется тем, что цифровой код появляется практически сразу по истечении времени переключения компараторов. Но при этом имеет место разное время задержки для различных разрядов за счет разброса времени срабатывания компараторов и различного числа каскадов логических схем для различных разрядов.

Поэтому значения разрядных кодов передаются в выходной регистр кода по сигналу стробирования, с задержкой, необходимой для уверенного срабатывания всех компараторов и с учетом максимальной задержки на логических элементах.

Основной недостаток в том, что для реализации многоразрядного АЦП требуется очень большое количество оборудования:

, если n = 8, то

компараторов и надо формировать 255 опорных уровней и иметь громоздкую декодирующую схему.{1107ПВ1}.