Дешифратор двоичного кода

В стандартные серии входят дешифраторы на 4 выхода (2 разряда входного кода), на 8 выходов (3 разряда входного кода) и на 16 выходов (4 разряда входного кода). Они обозначаются соответственно как 2-4, 3-8, 4-16. Входы, на которые поступает входной код, часто называют адресными входами. Обозначают эти входы 1, 2, 4, 8, где число соответствует весу двоичного кода (1=2⁰ –младший разряд, 2=2¹ – следующий разряд и т. д.) или А0, А1, А2. Кроме информационных входов имеются входы управления (разрешения/запрета выходных сигналов). Выходные сигналы всех дешифраторов инверсные; тип выхода 2С или ОК. В отечественных сериях микросхемы дешифраторов обозначаются буквами ИД. На рис 8.2 показаны три наиболее типичные микросхемы дешифраторов. Код на входах 1, 2, 4, 8 определяет номер активного выхода (1 – младший разряд кода, 8 – старший). Входы разрешения С1, С2, С3 объединены по функции И и имеют указанную на рисунке полярность. Существуют дешифраторы 4-10 (например, ИД6) которые обрабатывают не все возможные 16 состояний входного кода, а только первые 10 из них. В качестве примера ниже приведена таблица истинности дешифратора ИД7 (3-8).

Рис 8.2. Примеры схем дешифраторов

Таблица 8.1. Таблица истинности дешифратора 3-8 (ИД7)

Первые три строки таблицы истинности соответствуют запрету выходных сигналов. Разрешением выхода будет единица на входе С1 и нули на входах С2 и С3. Символ «Х» обозначает безразличное состояние данного входа (неважно, нуль или единица). Номер активного выхода ( на котором формируется нулевой сигнал) определяется кодом на входах 1, 2, 4.

Наиболее типичное применение дешифраторов состоит в дешифровании входных кодов, при этом на входы С подаются строби рующие, управляющие сигналы. Если необходимо дешифровать код с большим числом разрядов, то можно объединить несколько микросхем дешифраторов (для конкретных ИС в справочниках приводятся схемы расширения).

Еще одно распространенное применение дешифраторов – селекция (выбор) заданных входных кодов. Появление отрицательного сигнала на выходе дешифратора означает поступление на вход интересующего нас входа. Экономичнее схему селекции можно построить раздельно, селектируя младшие и старшие разряды кода соответствующими дешифраторами. Объединяются дешифраторы так, что один разрешает работу другого. Пример схемы селекции 16 разрядного кода 2А (двоичный код 0010 1010) двумя 8-разрядными дешифраторами ИД3 приведен на рис 8.3.

Рис 8.3. Селектирование кода на дешифраторах

На ИС DD1 селектируется 4 младших разряда кода (дв. код 1010 – десятичный код 10), а на DD2 – 4 старших разряда (дв. Код 0010 – десятичный код 2). Выход DD1 стробирует дешифратор DD2. Применяя механические переключатели выходов дешифраторов, можно легко изменять код, селектируемой данной схемой.

Еще важное применение дешифраторов – коммутация одного входного сигнала на несколько выходов. Такая операция называется демультепликсирование, а устройство для коммутации, соответственно, демультиплексором. Механический аналог демультиплексора и реализация его на дешифраторе показана на рис 8.4.

Рис 8.4. Включение дешифратора как демультиплексора

Входы дешифратора 1, 2, 4 используются в качестве адресных, определяющих, на какой выход переслать пришедший в данный момент входной сигнал. Как и для любых других цифровых ИС, для дешифраторов наиболее критична ситуация одновременного или почти одновременного изменения входных сигналов, вследствие чего могут появиться короткие паразитные импульсы. Для исключения таких паразитных импульсов на вход разрешения С подается стробирующий импульс, который должен начинаться после текущего изменения кода, а заканчиваться до следующего изменения кода.