Схемы с тремя выходными состояниями

Существует категория ЛЭ, способных принимать и третье состояние, при котором оконечные транзисторы сложного инвертора могут быть заперты, что равносильно отключению ИС от нагрузки. На этом основании третье состояние (3С) называется высокоимпедансным или Z- состоянием. Перевод в высокоимпедансное состояние осуществляется по специальному входу разрешения EZ (Enable Z – разрешение Z) или EO (Enable Output – разрешение выхода).

Логический элемент, имеющий вывод EZ, для перевода выходной цепи в состояние Z, разработан специально для обслуживания шины данных. Если к такой шине присоединить много выходов (от источников сигналов), находящихся в неактивном состоянии Z, то они не будут влиять друг на друга. Активным, передающим сигнал, должен быть лишь один ЛЭ; только от его выхода в проводник шины данных будут поступать единицы и нули информации. Таким образом, соединенные вместе выходы не должны быть одновременно активными.

Следует предусмотреть защитный временной интервал, чтобы сигналом разрешения EZ=0 перед приходом этой команды к проводнику подключался выход только одного ЛЭ, т.е. переключать входы EZ элементов с паузой. Сигналы разрешения, даваемые выходам разных ЛЭ, не должны перекрываться. Недопустимы также импульсы помех на входах EZ в момент перемены адреса.

В зависимости от конкретного типа ИС отключение выхода может осуществляться сигналами высокого или низкого уровня. С тремя состояниями выхода выпускаются ИС различного функционального назначения; как простая логика, так и сложные ИС для работы на шину – регистры, мультиплексоры, память и т.д. На рис 4.3. показана схема ЛЭ ТТЛ серии с Z состоянием и его условное обозначение.

Входы Вых Y X1 X2 EZ х х Z

Рис 4.3. Принципиальная схема ЛЭ ТТЛ с тремя выходными состояниями.

Эта схема отличается от базовой наличием дополнительных транзисторов VT1-VT3 и диода VD1. Когда VT3 заперт (EZ=1), схема действует подобно обычному логическому элементу, поскольку диод VD1 смещен в обратном направлении. При открытом транзисторе VT3 (EZ=0) диод VD1 также открыт и напряжение на коллекторе VT3 близко к нулю. Транзистор VT6 при этом будет закрыт. Транзистор VT5 также будет закрыт, поскольку на эмиттере транзистора VT4, связанном с коллектором VT3 – логический 0. Следовательно, транзистор VT7 также будет заперт и выход Y окажется отсоединенным от входных цепей и обеих шин питания.

X EZ Y Z Z

Рис 4.4. Схема инвертора КМОП с тремя выходными состояниями, его условное изображение и таблица состояния.

Схема ИС КМОП с тремя выходными состояниями (рис 4.4) содержит дополнительные ключевые транзисторы VT2, VT’2, управление которыми осуществляется сигналом EZ. Если оба этих ключа открыты (EZ=1), инвертор действует обычным образом. Когда ключи закрыты (EZ=0), питание разрывается, и выход Y приобретает большое сопротивление по отношению к обеим шинам питания. В функциональном отношении его действие подобно описанному выше ТТЛ элементу.