Послед-парал. АЦП занимают промеж. положение м/у парал. и послед. АЦП по разреш. способности и быстродействию. Схема: 1е преобраз. вып-ся 6-разрядным АЦП, кот. управляет 6-разрядным ЦАП. На вых-е 6-разрядного ЦАП получ. 6-разрядное приближение аналог вх-го сигнала. УВХ 2 осущ. временную задержку аналог. сигнала, пока 1й АЦП производит преобраз. и ЦАП устанавливает треб. сигнал на вых-е. Затем получ. с помощ. ЦАП приближение вычит. из аналог. сигнала на вых-е УВХ 2, рез-т усиливается и оцифровывается 2м 6-разрядным АЦП. Рез-ты этих 2х преобраз. объединяются и подаются на вых
Введение эл-тов задержки аналог. и цифр. сигналов м/у ступенями преобр-я реализ. конвейерный принцип преобраз-я. Роль аналог эл-та задержки вып. УВХ 2, цифр. – буферный регистр, кот. задерживает передачу старших разрядов на один такт.
Конв. арх-ра значит-но ↑ частоту выборок многоступенчатого АЦП. Это дает возможн. без проигрыша в быстродействии ↑ кол-во ступеней АЦП, понизив разрядность каждой ступени. Однако, выполн. преобраз за 3, 4 или > кол-во конв. ступеней вызывает доп. задержку вых-ых данных. Поэтому, если АЦП исп-ся в событийно-управляемом или однократном режиме, требующем однозначного соотв-я t м/у каждым отсчетом и соотв. данными, то конвейерная задержка может привести к нежелат. результату.
