ПЛИС типа «система на кристалле (SoC).

Проект-ие средств на SoС основывается на разработке и применении библиотек схемных решений. Библиотечные блоки могут быть представлены в след. вариантах.

Soft-ядра или виртуал. компоненты. Это файлы, кот-ые интегр-ся в описание проектируемого устройства на языках HDL. На основе soft-ядер реализуются однородные структуры, в кот-ых разные функц-ые блоки реал-ся идентичными программ-ми схемотехн-ми блоками.

Hard-ядра, представляющие собой реализ-ые на кристалле обл-ти с фиксированными функ-ми. На основе hard-ядер реализ-ся блочные струк-ры, имеющие жестко выделенные для опред-ых ф-ций аппаратные ядра. SoС блочного типа вкл-ют в себя как программируемые, так и фиксированные обл-ти, в кот-ых реализованы блоки с предопределенными функциями. Такими блоками явл-ся микропроцессоры или микроконтроллеры, FPGA, память.

Преим-вом однородных структур явл-ся их гибкость и технологическая однородность. К недостаткам можно отнести меньшую скорость работы и большую площадь, занимаемую на кристалле. Чем больше % синтезируемой части схемы, тем выше гибкость схемы, но тем больше блоков теряют при этом оптимальность своих параметров. Блочные струк-ры имеют более высокое быстродействие, исп-ют кристаллы меньшей площади, исп-ют станд. блоки с улучшенными парам-ми. В настоящее время обе разновидности SoC развиваются одинаково интенсивно.

В основе идеи SоC лежит интеграция всей электронной системы в одном кристалле (например, в случае ПК такой чип объединяет процессор, память, и т. д.). Компоненты этих систем разраб-ся отдельно и хранятся в виде файлов параметризируемых модулей. Окончательная струк-ра SоC-микросхемы выпол-ся на базе этих "виртуальных компонентов" с помощью программ систем автоматизации проектирования (САПР) электронных устройств – EDA (Electronic Design Automation). Благодаря стандартизации в одно целое, можно объединять "виртуальные компоненты" от разных разработчиков.

Эта микросхема с триггерной памятью конфигурации обладает программируемостью всех основных обл-тей кристалла. Уровень интеграции этой микросхемы составляет до 3 млн. типичных эквивалентных вентилей, встроенная память – до 1,2 млн. бит. В микросхеме комбинируются табличные методы реализации фун-ий и реализация в дизъюнктивных нормальных формах, т.е. частично используются FPGA и CPLD.Схема имеет встроенную память и гибкую систему интерфейсов.