Принципы построения интегральных компараторов

Итак, компаратор – это быстродействующий дифференциальный усилитель постоянного тока с большим усилением, малым дрейфом, малым смеще­нием нуля и логическим выходом. Его входной каскад должен обладать боль­шим коэффициентом ослабления синфазного сигнала (КОСС) и способностью выдерживать большие синфазные и дифференциальные напряжения на входах, не попадая в режим насыщения, приводящий к значительному снижению бы­стродействия. Для повышения помехозащищенности желательно снабдить компаратор стробирующим логическим входом, разрешающим сравнение и пе­реключение компаратора только в задаваемые внешним (тактовым) сигналом моменты времени.

Рис. 13.4. Схема компаратора µА710

Схема первого промышлен­ного интегрального компаратора µА710 (отечественный аналог – 521СА2), разработанного Р. Видларом в 1965 г. [4.1], приведена на Рис. 13.4.

Она представляет собой диф­ференциальный усилитель на транзисторах VT₁, VT₂, нагружен­ный на каскады ОЭ на VT₅ и VT₆. Каскад на VT₅ через транзистор VТ₄ управляет коллекторным ре­жимом входного каскада и через транзистор в диодном включении VT₇ фиксирует потенциал базы транзистора VT₈, делая его неза­висимым от изменений положительного напряжения питания. Каскад на VT₆ представляет собой второй каскад усиления напряжения. Эмиттерные выводы транзисторов VT₅ и VT₆ подключены к стабилитрону VD₁ с напряжением стаби­лизации 6.2 В, поэтому (с учетом падения напряжения на переходах база – эмиттер) потенциалы баз указанных транзисторов соответствуют = 6.9 В. Сле­довательно, допустимое напряжение на входах компаратора относительно об­щей точки может достигать 7 В. На транзисторе VT₈ выполнен эмиттерный по­вторитель, передающий сигнал с коллектора VT₆ на выход. Постоянный уро­вень выходного сигнала смещается к нулю стабилитроном VD₂.

Если дифференциальное входное напряжение превышает +5...+10 мВ, то транзистор VТ₆ закрыт, a VT₅ близок к насыщению. Выходной сигнал компаратора при этом не может превысить +4 В, так как при более положительных сиг­налах открывается диод, выполненный на транзисторе VТ₇ в диодном включе­нии, не допуская излишнего роста выходного напряжения и насыщения VТ₅. При обратном знаке входного напряжения VT₆ насыщается, потенциал его коллектора оказывается близок к напряжению стабилизации стабилитронов VD₁ и VD₂, а поэтому потенциал выхода близок к нулю. Транзистор VТ₉ – источник тока 3 мА для начального смещения VТ₈ и VD₂. Часть этого тока (до 1.6 мА) мо­жет ответвляться в нагрузку с вытекающим (отрицательным) входным током (например, при подключении одного входа ИМС ТТЛ серии 155 или 133).

В дальнейшем схема этого компаратора развивалась и совершенствова­лась. Схемы многих современных компараторов имеют стробирующий вход для синхронизации, а некоторые модификации снабжены на выходе триггерами защелками, фиксирующими состояние выхода компаратора в мо­мент прихода синхроимпульса.

Рис. 13.5. Варианты включения выходного каскада компаратора 521 САЗ: а – по схеме с ОЭ, б – по схеме эмиттерного повторителя

Выходные каскады ком­параторов обычно обладают большей гибкостью, чем выходные каскады операцион­ных усилителей. В обычном ОУ используют двухтактный выходной каскад, который обеспечивает размах напряжения в интервале ме­жду уровнями напряжения питания (например, ±13 В для ОУ типа 140УД7, работающего от источников ±15 В). В выходном каскаде компаратора эмиттер, как правило, заземлен, а выходной сигнал снимается с «открытого» коллектора. Выходные транзисторы некоторых типов компарато­ров, например, 521САЗ или LM311, имеют открытые (т. е. неподключенные) не только коллектор, но и эмиттер. Две основные схемы включения компараторов такого типа приведены на Рис. 13.5 [4.2].

На Рис. 13.5а выходной транзистор компаратора включен по схеме с общим эмиттером (ОЭ). При потенциале на верхнем выводе резистора, равном +5 В к выходу можно подключать входы TTЛ, nМОП- и КМОП-логику с напряжением питания 5 В. Для управления КМОП-логикой с более высоким напряжени­ем питания следует верхний вывод резистора подключить к источнику питания используемой цифровой микросхемы.

Если требуется изменение выходного напряжения компаратора в пределах от +V_S до –V_S, выходной каскад включается по схеме эмиттерного повторителя (ЭП) (Рис. 13.5б). При этом заметно снижается быстродействие компаратора и, кроме того, в отличие от схемы на Рис. 13.5а выходной сигнал компаратора инвертируется относительно входного.

Некоторые модели интегральных компараторов (например, AD790, МАХ907) имеют внутреннюю неглубокую положительную обратную связь, обеспечивающую их переходной характеристике гистерезис с шириной петли, соизмеримой с напряжением смещения нуля.

На Рис. 13.6а приведена схема включения компаратора с открытым коллек­тором на выходе, переходная характеристика которого имеет гистерезис (Рис. 13.6б).

а) б)

Рис. 13.6. Компаратор с положительной обратной связью: a – схема включения, 6 – переходная характеристика с гистерезисом

Пороговые напряжения этой схемы определяются по формулам

, . (13.1)

Из-за асимметрии выходных напряжений компаратора петля гистерезиса оказывается несимметричной относительно опорного напряжения. Обычно выбирают R_C « R₂, так что

.