Параллельные АЦП

Метод параллельного преобразования позволяет строить быстродействующие, хотя и сложные в реализации АЦП. Преобразователи этого типа осуществляют одновременно квантование сигналов с помощью наборов компараторов, включенных параллельно источнику сигнала (рис. 4.5). Пороговые уровни компараторов установлены с помощью резистивного делителя в соответствии с используемой шкалой квантования. При подаче на такой компаратор исходного сигнала на выходах последнего будет иметь место проквантованный сигнал, представленный в унитарном коде. Для преобразования этого кода в двоичный используются логические схемы, называемые обычно кодирующей логикой.

Динамические погрешности при работе без устройства выборки и хранения определяются в первом приближении временем преобразования входного сигнала в унитарный код. Частота преобразования такого АЦП 100 – 200 МГц.

Отечественная промышленность выпускает интегральные АЦП параллельного преобразования серии К1107.

Рис. 4.5

Последовательно–параллельные АЦП

Этот класс преобразователей (рис. 4.6.) позволяет в значительной мере уменьшить объем параллельных преобразователей и увеличить быстродействие последовательных. В приведенном примере 6–разрядного АЦП этого типа два 3–разрядных параллельных АЦП. Первый из них вырабатывает три старших разряда выходного кода. Эти же три разряда поступают на вход 3 – разрядного ЦАП.

Рис. 4.6.

Выходной сигнал последнего подается на один вход устройства вычитания, на другой его вход подается входной сигнал. Разность сигналов с устройства вычитания поступает на второй 3–разрядный АЦП, вырабатывающий три младших разряда 6–разрядного выходного кода.

Статическая погрешность АЦП такого типа может достигать значения, соответствующего разрешающей способности 8 – 12–разрядных АЦП, частота преобразования 10 – 20 МГц.