При обменных операциях очень важно, какое расстояние разделяет ядро ЭВМ и ВУ. От этого зависит формат обмена между ними. Если расстояние маленькое, то обмен осуществляется в параллельном формате, иначе – в последовательном.
Самым распространенным триггером в ЭВМ является триггер задержки.
Рисунок 30. Триггер задержки
На одном триггере запоминаем 1 бит информации. На этом триггере есть синхровход, его работа тактируется СИ, также имеется информационный вход Д.
Пусть на Д подается слово а.
Qt+1=Дt – это основное характеристическое уравнение, описывающее работу Д-триггера.
Если аt=1, то при подаче СИ Qt+1=а=1: информация повторяется, только с задержкой на один такт.
В параллельном формате из таких триггеров составляются регистры.
Пусть имеем 4-х разрядную ШД:
ШД
Рисунок 31. Параллельный регистр
В момент t на всех входах триггеров появится разряды нашего слова. Запись производится в момент времени t+1, после того, как приходит СИ. В РОН записывается все слово сразу в параллельном формате.
Перерисуем последнюю схему:
Рисунок 32. Функциональное обозначение регистра
В этот регистр параллельно записывается и параллельно считывается информационное слово.
Рисунок 33. Параллельный ИФ
Контроллер располагается в системном блоке, а ВУ вынесено из него. Однако контроллер и ВУ образуют модуль ВУ.
Пусть идет операция записи во внешнее устройство.
Если nя =n2 , тогда
1) у1: РгДк:=РгДп
2) у2:РгДВУ:=РгДк.
Если nя >n2 (например, 32 на 8), то чтение из РгДк происходит четвертями, это осуществляется мультиплексором.
Если расстояние между ядром ЭВМ и ВУ большое, тогда обменные операции идут в последовательном формате. В последовательном формате обмен идет битами.
Введем понятие «регистр сдвига».
Операция сдвига – это сдвиг информационного слова относительно разрядной сетки.
Д-триггеры могут образовывать параллельные и последовательные регистры.
Последовательный регистр имеет вид:
Рисунок 34. Последовательный регистр
Используется Д-триггер с внутренней задержкой. Запись производится по заднему фронту СИ.
Рисунок 35. Временная диаграмма обмена
Регистр сдвига задает информацию о том, сколько в нем разрядов, на счетчик тактов.
Обозначение регистра сдвига:
Рисунок 36. Функциональное обозначение последовательного регистра
Информация идет по логической линии бит за битом (последовательный формат).
В обменных операциях участвуют универсальные регистры (последовательно-параллельные).
Рисунок 37. Функциональное обозначение универсального регистра-1
Запись осуществляется шиной – в параллельном формате, т.е. через шину записывается информационное слово в РгД, а после этого с приходом каждого СИ записанное слово появляется на выходе бит за битом.
Еще один вид универсального регистра:
Рисунок 38. Функциональное обозначение универсального регистра-2
Здесь процессы проходят в обратном порядке: информационное слово записывается последовательно, а считывается через шину.
Обмен данными процессор – ВУ в последовательном формате
Рисунок 39. Обмен в последовательном формате
Здесь контроллер включает две части (к1 – контроллер передающей части, расположенный на процессорной плате; к2 – контроллер приемной части, располагается на плате ВУ). К1 и к2 соединяются логической линией. – физическим каналом связи (ФКС).
Последовательность работ при выводе информации во ВУ:
Байт информации из РгДп записывается в универсальный регистр РгДк1 в параллельном формате. После этого с подачей СИ информационное слово выходит из РгДк1 бит за битом, затем эти данные проходят по последовательному входу в РгДк2. Для правильной работы схемы необходим таймер, который должен посчитать передачу 8-ми разрядов. По его указанию информационное слово в параллельном формате считывается в РгДВУ.
Если осуществляется чтение данных ВУ, то эта схема переворачивается.
Таким образом, информация передается последовательно.
При передаче требуется знать, где начало и конец информационного слова.
Рассмотрим, как передается 8-ми разрядное информационное слово.
Рисунок 40. Старт-стопная посылка
В начале посылки располагается стартовый импульс, имеющий длительность, отличную от тактовой, например, 1.5 такта. Еще одна отличительная характеристика этого импульса - амплитуда. Передается стартовый импульс и начинается прием информационного слова. Когда прошло 8 бит, передается стоповый импульс, который отличается от обычного импульса: и длительностью, и амплитудой. Такая посылка называется старт-стопной. Байт информации передается старт-стопной посылкой, если требуется передать еще один байт информации, возникает следующая старт-стопная посылка и т.д.
Такая схема предполагает расстояния не больше 5 м. если оно больше, то в ФКС включается модем, который согласует физические и электрические информационного слова с физическими и электрическими параметрами ФКС. Главная цель согласования – надежная передача каждого бита информации.
Передача любого байта информации осуществляется по протоколу: перед передачей данных идет обмен служебной информацией.
1) УВВ выставляет в регистр состояния слово состояния, в котором на определенном разряде указывается сигнал запроса (ВУ выставляет флаг). – необходимость обмена данными с процессором. Если флаг выставлен, процессор реагирует на него.
2) Запросов много, поэтому следующий шаг процессора – найти устройство – источник запроса: найти адрес.
3) После этого на источник посылается слово управления, в котором указывается: предстоящий режим работы ВУ (чтение или запись); готовность процессора к обмену. После принятия и анализа ВУ-м слова управления, начинается обмен данными, поэтому получается, что на 1 информационное слово расходуется 3-4 служебных слова.
Такие операции повторяются при передаче каждого байта информации.
Когда идет обмен информацией, устанавливается классификационные признаки обмена:
1) Кто инициирует обмен;
2) Кто управляет обменом.
В соответствии с этими признаками выделяются 3 формата обмена:
- программно-управляемый обмен;
- обмен по прерыванию;
- обмен внешнего устройства с основной памятью, минуя процессор (обмен с прямым доступом к памяти).
В случае программно-управляемого обмена обмен инициирует процессор, управляет обменом процессор. В случае обмена по прерыванию обмен инициируется ВУ, управляется процессором. В случае обмена с прямым доступом к памяти обмен инициируется ВУ. Процессор исключается из обмена, управляет обменом специальное устройство ПКПДП (программируемый контроллер прямого доступа к памяти).
