Семейство логических схем типа КМОП отличается особой экономичностью по электропитанию. Схема КМОП инвертора приведена на рис. 5.11. Характерно, что она образована исключительно МОП транзисторами с индуцированным каналом. При этом истоковые выводы n‑канального МОП транзистора соединены с землей, а p‑канального – с источником напряжения питания VDD. Таким образом, оба МОП транзистора функционируют в схеме с общим истоком, усиливают и инвертируют входное напряжение, причем в каждый момент времени один из них играет роль рабочего нагрузочного резистора для другого.
Модуль порогового напряжения обоих МОП транзисторов составляет около 1,5 В, поэтому при напряжении питания 5 В по крайней мере один из них открыт. При Ue = 0 открыт p‑канальный МОП транзистор T2, а n‑канальный T1 закрыт. Выходное напряжение становится равным VDD. При Ue = VDD закрыт T2, а T1 открыт и выходное напряжение принимает нулевое значение. Ясно, что в стационарных условиях ток через схему не идет. Слабый сквозной ток протекает только при переключении, пока входное напряжение находится в пределах |Up| < Ue < VDD – |Up|. Изменение
Рис. 5.11. КМОП инвертор Рис. 5.12. Передаточная характеристика логического
