русс | укр

Языки программирования

ПаскальСиАссемблерJavaMatlabPhpHtmlJavaScriptCSSC#DelphiТурбо Пролог

Компьютерные сетиСистемное программное обеспечениеИнформационные технологииПрограммирование

Все о программировании


Linux Unix Алгоритмические языки Аналоговые и гибридные вычислительные устройства Архитектура микроконтроллеров Введение в разработку распределенных информационных систем Введение в численные методы Дискретная математика Информационное обслуживание пользователей Информация и моделирование в управлении производством Компьютерная графика Математическое и компьютерное моделирование Моделирование Нейрокомпьютеры Проектирование программ диагностики компьютерных систем и сетей Проектирование системных программ Системы счисления Теория статистики Теория оптимизации Уроки AutoCAD 3D Уроки базы данных Access Уроки Orcad Цифровые автоматы Шпаргалки по компьютеру Шпаргалки по программированию Экспертные системы Элементы теории информации

Асинхронные RS-триггеры


Дата добавления: 2013-12-24; просмотров: 1312; Нарушение авторских прав


 

Самыми простыми триггерами (собственно триггерами) являются RS-триггеры. Они редко имеют самостоятельное применение, но входят в состав всех более сложных триггеров.

Основой для построения элементарных триггеров служит би-стабильная ячейка. В схемном отношении она представляет собой два инвертора, замкнутые в кольцо обратной связи. На рис. 3 приведены логические (а, б) и принципиальная (в) схемы бистабильной ячейки. На схемах а и б видно, что оба инвертора ячейки не могут находиться в одинаковом состоянии, то есть не может быть Q1 = Q2. Если Q1 = 1, то Q2 = 0 (рис. 3, а), если же Q1 = 0, то Q2 = 1 (рис. 3, б). Таким образом, ячейка может находиться только в двух устойчивых состояниях.

а б в
  Рис. 3. Логические (а, б) и принципиальная (в) схемы бистабильной ячейки

 

Для обеспечения раздельного управления работой RS-триггера на каждый инвертор необходимо подавать сигнал управления триггером. В зависимости от того, какой простейшей функцией объединяются сигналы управления и обратной связи (функцией И или функцией ИЛИ), можно строить RS-триггер на элементах ИЛИ-НЕ и на элементах И-НЕ. При этом активные уровни сигналов управления по входам R и S будут разные: в первом случае это будут лог. 1, во втором – лог. 0.

Активным называется такой уровень входного сигнала, при подаче которого можно однозначно определить выходной уровень логического элемента независимо от сигнала на втором входе логического элемента.

RS-триггер на элементах ИЛИ-НЕ. На рис. 4 приведены логическая схема асинхронного RS-триггера на элементах ИЛИ-НЕ (а), его условное графическое обозначение (б) и таблица работы триггера (в).

 

Такт n Такт n+1
Rn Sn Qn Qn+1 Реж. работы
Хранение информации
Запись 1
Запись 0
Неопределен. состояние
а б в
  Рис. 4. Логическая схема RS-триггера на элементах ИЛИ-НЕ (а), ее условное графическое обозначение (б) и таблица работы триггера (в)

 



В таблице работы Qn обозначен выходной сигнал триггера в момент подачи входных сигналов Rn и Sn, а Qn+1 – выходной сигнал после действия сигналов Rn и Sn. Тот факт, что состояние триггера в момент (n + 1) зависит от входных сигналов в момент n, отражает способность триггера к запоминанию информации.

Проанализируем работу RS-триггера с точки зрения комбинаций входных и выходных сигналов, приведенных в его таблице работы.

 

Rn = 0, Sn = 0. Срабатывание триггера зависит от того, в каком состоянии были выходы схемы Q и (см. рис. 4, а) до прихода входных сигналов. Их может быть два:

 

1. Q = 0. При этом логический 0 с выхода Q приходит на вход логического элемента DD2 и обеспечивает = 1. Эта логическая 1, в свою очередь, подается на вход DD1, поддерживая лог. 0 на его выходе (Q = 0). Это первое состояние устойчивого равновесия, при котором обеспечивается режим хранения информации, то есть Qn+1 = Qn.

2. Q = 1. При этом логическая 1, поступая на вход DD2, обеспечивает Q = 0. Этот лог. 0 подается на второй вход DD1 и поддерживает состояние Q = 1. Таким образом, это второе состояние устойчивого равновесия, которое может длиться сколь угодно долго, пока не появится активный входной уровень (лог. 1) на одном из входов S или R.

 

Вывод: уровни сигналов Rn = 0, Sn = 0 не являются активными для триггера на элементах ИЛИ-НЕ, и они не могут изменить состояние триггера, обеспечивая лишь режим хранения информации.

Rn = 0, Sn = 1. При поступлении лог. 1 на вход S элемент DD2 переключается по выходу в состояние = 0. Этот лог. 0, приходя на вход DD1, вместе с сигналом R = 0 устанавливает на его выходе лог. 1 (Q = 1).

 

Вывод: уровень Sn = 1 является активным, он устанавливает триггер в состояние Qn+1 = 1, n+1 = 0. Таким образом, в триггер по прямому выходу записывается лог. 1 независимо от предыдущего состояния Qn.

Rn = 1, Sn = 0. При поступлении на вход R лог. 1 на выходе DD1 появляется лог. 0 (Q = 0), который, приходя на вход DD2, устанавливает на выходе лог. 1 (= 1).

 

Вывод: уровень Rn = 1 является активным для триггера, он сбрасывает триггер в нулевое состояние: Qn+1 = 0, n+1 = 1. В этом случае в триггер по прямому выходу записывается лог. 0 независимо от предыдущего состояния Qn.

Rn = 1, Sn = 1. Для триггера на элементах ИЛИ-НЕ комбинация сигналов R = S = 1 является запрещенной, так как оба логических элемента схемы удерживаются «единицами» в состоянии лог. 0, а значит, выходные сигналы триггера обращаются в нуль. При снятии сигналов R = S = 1, то есть при R = S = 0 триггер переходит в состояние, определяемое лишь асимметрией схемы (см. рис. 3, в). Возникает так называемый режим «гонок», когда оба логических элемента, имея на двух входах по нулю (R = S = 0, Q = = 0), стремятся переключиться быстрее. При этом на одном из выходов триггера (Q или – не известно) устанавливается лог. 1, а на другом останется состояние лог. 0, но это уже состояние устойчивого равновесия.

Вывод: комбинация входных сигналов R = S = 1 вызывает неопределенное состояние триггера после прекращения этих входных сигналов. Для нормальной работы триггера эту комбинацию входных сигналов необходимо исключить. Часто эту комбинацию называют запрещенной.

 

 

RS-триггер на элементах И-НЕ. На рис. 5 приведены логическая схема асинхронного RS-триггера на элементах И-НЕ (а), его условное графическое обозначение (б) и таблица работы триггера (в).

 

Такт n Такт n+1
Rn Sn Qn Qn+1 Реж. работы
Неопределен. состояние
Запись 1
Запись 0
Хранение информации
а б в
  Рис. 5. Логическая схема RS-триггера на элементах И-НЕ (а), его условное графическое обозначение (б), таблица работы триггера (в)

 

Алгоритм анализа работы схемы триггера на рис. 5 (а) такой же, как и триггера на рис. 4 (а). Рассматривая воздействие различных комбинаций входных сигналов, нетрудно обнаружить, что активным входным уровнем для триггера на элементах И-НЕ является логический 0. При Sn = 0 в триггер записывается лог. 1 (Qn+1 = 1, n+1 = 0), а при Rn = 0 в триггер записывается лог. 0 (Qn+1 = 0, n+1 = 1). Комбинация входных сигналов Rn = Sn = 0 для триггера является запрещенной, а при Rn = Sn = 1 триггер сохраняет предыдущее состояние. Поскольку управление по входам S и R производится логическим нулем, RS-триггер, построенный на элементах И-НЕ, называют триггером с инверсными входами, что имеет отражение на условном графическом обозначении (рис. 5, б).

На практике для характеристики работы RS-триггера используют сокращенные таблицы работы (рис. 6, а, в).

 

а б в
  Рис. 6. Таблица работы RS-триггера на элементах ИЛИ-НЕ (а), таблица работы RS-триггера на элементах И-НЕ (б) и осциллограммы работы RS-триггера на элементах ИЛИ-НЕ (в)

 

Из осциллограмм работы RS-триггера на элементах ИЛИ-НЕ (рис. 6, в) видно, что изменение состояния выхода происходит исключительно под воздействием уровня лог. 1 на входах R и S. Два следующих друг за другом импульса на входах R и S лишь подтверждают состояние выхода. Это свойство RS-триггера широко используется в различных цифровых схемах, в частности для устранения дребезга контактов, где входной сигнал поступает от механических ключей. Триггер устраняет ложное срабатывание при неоднократном поступлении сигнала на один и тот же вход.

 



<== предыдущая лекция | следующая лекция ==>
ПОСЛЕДОВАТЕЛЬНОСТНЫЕ СХЕМЫ | Синхронные RS-триггеры


Карта сайта Карта сайта укр


Уроки php mysql Программирование

Онлайн система счисления Калькулятор онлайн обычный Инженерный калькулятор онлайн Замена русских букв на английские для вебмастеров Замена русских букв на английские

Аппаратное и программное обеспечение Графика и компьютерная сфера Интегрированная геоинформационная система Интернет Компьютер Комплектующие компьютера Лекции Методы и средства измерений неэлектрических величин Обслуживание компьютерных и периферийных устройств Операционные системы Параллельное программирование Проектирование электронных средств Периферийные устройства Полезные ресурсы для программистов Программы для программистов Статьи для программистов Cтруктура и организация данных


 


Не нашли то, что искали? Google вам в помощь!

 
 

© life-prog.ru При использовании материалов прямая ссылка на сайт обязательна.

Генерация страницы за: 0.269 сек.