FPM DRAM (Fast page mode DRAM) - представляет собой стандартный тип памяти, быстродействие которой составляет 60 или 70 нс. Система управления памятью в процессе считывания активирует адреса строк, столбцов, осуществляет проверку данных и передачу информации в систему. Столбцы после этого деактивируются, что приводит к нежелательному состоянию ожидания процессора в некоторых сочетаниях операций с памятью. В наилучшем случае данный режим реализует временную схему пакета вида 5-3-3-3.
EDO RAM (RAM с расширенным выходом). Обращение на чтение осуществляется таким же образом, как и в FPM, за исключением того, что высокий уровень /CAS не сбрасывает выходные данные, а использование триггера позволяет сохранять данные до тех пор, пока уровень CAS снова не станет низким. Тем самым не происходит сброса адреса столбцов перед началом следующей операции с памятью.
Выходная величина поддерживается последовательностью стробирующих импульсов до тех пор, пока она не будет считана ЦП, что особенно важно для быстрых процессоров наподобие Pentium; эта память обеспечивает лучшие параметры для серии быстрых последовательных считываний, чем FPM RAM. Теоретически быстродействие памяти на 27 % выше, чем для FMP DRAM.
Данный вид памяти является модификацией типовой FPM RAM с небольшими отличиями во временной последовательности /CAS и выходных данных. EDO DRAM обеспечивает более частую выдачу выходных данных, чем стандартная DRAM. Наибольшая скорость EDO RAM в циклах процессора — это 5—2—2—2 для пакета чтения из четырех величин (байт/слово/двойное слово). Память выпускается в трех вариантах — 70, 60 и 50 нс. EDO RAM не может работать при частоте шины, превышающей 66 МГц, а этот предел уже достигнут.
BEDO RAM (Burst extended data out DRAM — пакетная с расширенным выходом), как это видно из названия, читает данные в виде пакета, что означает, что после получения адреса каждая из следующих трех единиц информации читается за один цикл таймера, а процессор считывает данные в виде пакета 5—1 — 1 — 1. Быстродействие системы на 100 % превосходит FPM и на 50 % — EDO DRAM.
Обращение к BEDO на чтение имеет два отличия от доступа к EDO. Первое из них — это то, что в первом цикле /CAS данные не попадают на выходы. Преимущество такого внутреннего конвейерного звена состоит в том, что во втором цикле время появления данных после выдачи переднего фронта /CAS (т. е. tCAS) будет меньше. Другое отличие состоит в том, что системы BEDO содержат внутренний счетчик адреса, т. е. они получают извне только первый из четырех последовательных адресов. Первый цикл /CAS, загружающий внутреннее конвейерное звено, не приводит к задержке при получении первого элемента данных.
Основным недостатком BEDO RAM является также невозможность работы на частоте шины, превышающей 66 МГц.
SDRAM (Synchronous DRAM - синхронная динамическая память). Этот тип памяти существенно отличается от других тем, что использует тот факт, что большинство обращений к памяти являются последовательными и спроектирован так, чтобы передать все биты пакета данных как можно быстрее (когда начинается передача пакета, все последующие биты поступают с интервалом 10 нс). SDRAM содержит в своем составе счетчик пакетов, который автоматически увеличивает адреса и обеспечивает быструю последовательную выборку. Контроллер памяти обеспечивает локализацию требуемого блока памяти с максимальной скоростью (рис. 5).
Рис. 5. Организация SDRAM
Данная система памяти может превосходить по быстродействию EDO RAM на 18 %.
Как видно из названия, этот тип памяти обеспечивает синхронизацию всех входных и выходных сигналов с системным таймером. Наибольшая скорость SDRAM в циклах процессора — это 5—1 — 1—1 для пакета чтения четырех единиц информации (байт/ слово/двойное слово), что делает ее такой же быстродействующей, как и BEDO RAM; однако самое большое достоинство SDRAM — то, что она легко поддерживает частоту шины до 100 МГц.
DDR SDRAM (SDRAM II). Это еще один тип конкурирующих технологий. Традиционно, по логике устройств с синхронизацией, данные передаются по фронту импульса синхронизации (clock tick). Так как сигнал генератора импульсов изменяется между «1» и «0», данные могут передаваться как по переднему фронту импульса (изменение с «0» на «1»), так и по заднему (с «1» на «0»).
Следующим шагом в развитии Synchronous DRAM (SDRAM) может стать предложенная компанией Samsung DDR (Double Data Rate) SDRAM или SDRAM II, в которой передача данных осуществляется по обоим фронтам тактовых импульсов одновременно, чем достигается удвоение скорости передачи при той же тактовой частоте. То есть DDR позволяет выполнить две операции доступа к данным из двух разных модулей, находящихся в одном банке памяти, за время одного обращения стандартной SDRAM благодаря более точной внутренней синхронизации. Это есть дальнейшее развитие принципа чередования данных для увеличения скорости доступа к ним.
Кроме того, DDR использует DLL (delay-locked loop — цикл с фиксированной задержкой) для выдачи сигнала DataStrobe, означающего доступность данных на выходных контактах. Используя один сигнал DataStrobe на каждые 16 выводов, контроллер может осуществлять доступ к данным более точно и синхронизировать входящие данные, поступающие из разных модулей, находящихся в одном банке. DDR фактически увеличивает скорость доступа вдвое по сравнению с SDRAM, используя при этом ту же частоту.
В случае с 64-битовой шиной — это два 8-байтных пакета, 16 байт за такт. Или в случае с шиной на 133 МГц — не 1064, а 2128 Мбайт/с.
Цена, энергопотребление и площадь микросхемы DDR отличаются не более чем на несколько процентов от соответствующих DRAM. Следует отметить, что первые чипы DDR использовали производители видеокарт GeForce 256. Производительность карт на системах с мощным центральным процессором при использовании приложений, оказывающих заметную нагрузку именно на шину памяти (например, 32-бит цвет), возрастает в 1,5 раза.
DDR-II SDRAM. К числу основных отличий технологии DDR-П от предыдущего варианта (DDR-I) относится то, что в ней размер выборки данных увеличен вдвое — с 2 до 4 бит, а значит, во столько же раз возрастает и скорость передачи данных. Например, при 100 МГц она составит 400 Мбайт/с. Кроме этого, в DDR-II планируется использовать новую схему синхронизации.
Также память DDR-II отличается от DDR-I более низким напряжением питания — 1,8 вместо 2,5 В. Изменена схема компоновки, как на уровне отдельных микросхем, так и на уровне модулей, в частности, предполагается, что модули DDR-II DIMM будут иметь не 184 контакта, как DDR-I DIMM, a 230 контактов.
SLDRAM (Synchronous linked DRAM). Этот тип устройств разработан консорциумом крупнейших производителей модулей памяти — SLDRAM Consortium. Считается, что применение SLDRAM экономически выгодно при объеме ОЗУ не менее 256 Мбайт. Этот тип памяти включает основные прогрессивные технологии, заложенные в его предшественниках — SDRAM и DDR RAM. Повышение производительности достигается за счет распространения пакетного протокола передачи данных на сигналы управления (отчего и пошло название этого типа памяти — Linked SDRAM). В SLDRAM адреса, команды, а также сигналы управления передаются в пакетном режиме по однонаправленной шине Command Link.
Одновременно с ними по другой, двунаправленной шине Data Link, и тоже в пакетном режиме передаются данные, причем передача происходит на обоих фронтах тактовых импульсов, как и в случае с DDR SDRAM. Величина всего пакета данных может равняться Целой странице (строке памяти). Поскольку пропускная способность обеих шин (команд и данных) одинакова, можно переключаться на любую страницу памяти без потери производительности.
По сравнению со SDRAM набор команд у SLDRAM значительно увеличен, что очень облегчает работу контроллера. Команда представляет собой четыре 10-битных пакета и содержит всю информацию для проведения следующей операции. Таким образом, возрастает эффективность управления памятью — всего за четыре такта передается вся информация, описывающая массив данных.
ESDRAM (Enhanced SDRAM — улучшенная SDRAM) — более-быстрая версия SDRAM, сделанная в соответствии со стандартом JEDEC компанией Enhanced Memory Systems (EMS). С точки зрения времени доступа производительность ESDRAM в 2 раза выше по сравнению со стандартной SDRAM. В большинстве приложений ESDRAM, благодаря более быстрому времени доступа к массиву SDRAM и наличию кэша, обеспечивает даже большую производительность, чем DDR SDRAM.
Сначала появился EDRAM (с асинхронным интерфейсом), а затем с появлением SDRAM был разработан ESDRAM (с синхронным). Основные его отличия от SDRAM:
• более быстрое время доступа (27 нc вместо стандартных 60 нc);
• производительность, повышенная почти до уровня статического ОЗУ, по цене динамического;
• кэш-память, связанная с каждым банком памяти;
• скрытая регенерация;
• гибкое использование кэш-памяти для обеспечения максимальной производительности при различных типах обращений.
Принцип работы ESDRAM в том, что из динамической в кэш-память целиком переносится вся строка, в которой находится считываемая ячейка. После этого считывание производится уже из кэш-памяти, а в основной памяти в это время можно выбирать нужную строку или производить регенерацию. Перенос почти не сказывается на быстродействии, поскольку длится один такт.
ESDRAM может работать в режиме «упреждающего обращения» к массиву SDRAM, в результате следующий цикл записи или чтения может начаться в момент, когда выполнение текущего цикла не завершено. Возможность использовать такой режим напрямую зависит от центрального процессора, управляющего работой конвейера адресации.
Операция записи, в отличие от чтения, происходит в обход кэш-памяти, что увеличивает производительность ESDRAM при возобновлении чтения из ранее уже загруженной в кэш строки. При этом скорость работы ячеек ESDRAM составляет 22 нс в отличие от стандартной скорости работы ячеек SDRAM, имеющей значения 50—60 нс.
Недостаток ESDRAM — усложнение контроллера: он должен учитывать возможность подготовки к чтению новой строки памяти. Кроме того, при произвольных адресах чтения кэш-память используется крайне неэффективно, поскольку чтение строки памяти целиком происходит очень редко. Этого недостатка нет у другого типа памяти — CDRAM.
CDRAM (Cached DRAM — DRAM с кэш-памятью). Этот тип ОЗУ разработан в корпорации Mitsubishi и представляет собой улучшенный вариант ESDRAM. Изменения коснулись кэш-памяти — ее объема, принципа размещения данных, средств доступа. Cached DRAM имеет раздельные адресные линии для статического кэша и динамического ядра памяти. Необходимость управлять разнородными типами памяти усложняет контроллер, однако эффективность кэш-памяти, размещенной «внутри» микросхемы, выше, чем при традиционной архитектуре ПК, так как перенос в кэш осуществляется блоками, в восемь раз большими, чем при выдаче «наружу» из микросхемы обычной DRAM. В CDRAM объем одного блока данных, помещаемого в кэш, уменьшен до 128 битов. Это позволяет использовать кэш-память гораздо эффективнее, чем в ESDRAM, поскольку в 16-килобитной кэш-памяти могут одновременно храниться данные из 128 различных участков памяти. Затирание первого помещенного в кэш участка памяти начнется лишь при обращении к 129-му. Поскольку перенос из DRAM в SRAM совмещен с выдачей данных на шину, то частые, но короткие пересылки не снижают производительности всей микросхемы при перекачке больших объемов информации и уравнивают CDRAM с EDRAM, a при выборочном чтении преимущество остается за CDRAM.
Direct Rambus (DRDRAM). Обычная архитектура DRAM достигает своего практического потолка при частоте ЦП в 300 МГц: Появление концепции Direct Rambus DRAM (1999 г.) дает долговременное решение этой проблемы.
DRDRAM — высокоскоростная динамическая память с произвольным доступом, разработанная Rambus Inc. Она обеспечивает высокую пропускную способность по сравнению с большинством Других DRAM. Direct Rambus DRAMs представляет интегрированную на системном уровне технологию.
Подсистема памяти Rambus состоит из следующих компонентов;
• основного контроллера (RMC — Rambus Memory Controller);
• канала (RC — Rambus Channel);
• разъема для модулей (RRC — Rambus RIMM Connector);
• модуля памяти (RIMM — Rambus In-line Memory Module);
• генератора дифференциальных импульсов (DRCG — Direct Rambus Clock Generator);
• микросхемы памяти (RDRAM — Rambus DRAM).
VCM (Virtual Channel Memory) — разработанная NEC и Siemens технология, позволяющая оптимизировать доступ к оперативной памяти нескольких процессов (запись данных центральным процессором, перенос содержимого оперативной памяти на жесткий диск, обращения графического процессора и т. п.) таким образом, что переключение между процессами не приводит к падению производительности. В отличие от традиционной схемы, когда все процессы делят одну и ту же шину ввода-вывода, в технологии VCM каждый из них использует «виртуальную» шину. Организованное на уровне чипа взаимодействие «виртуальных» и реальной шины позволяет достичь прироста производительности системы до 25 %. Схема VCM может быть реализована в рамках уже существующей технологии.
Фирма определила новый протокол и схемные решения, разрешающие подсистемам, обращающимся к памяти, управлять виртуальными каналами (VC) - независимыми интерфейсными блоками DRAM. Любой прибор, скажем, L2-контроллер или графический процессор, должен иметь свой виртуальный канал. Каждый канал содержит статический буфер страниц. Прибор может читать или писать в буферы, копировать их или загружать из накопителя DRAM. Операционная система, распознающая архитектуру VCM, может назначить собственный виртуальный канал.
В современных системах доступ к памяти разных контроллеров, установленных на шине PCI, обычно чередуется в трудно предсказуемом порядке. Доступ к разным участкам основной памяти инициируется как программными приложениями, разработанными с помощью модульных языков (например, C++), так и многозадачными операционными системами. Поэтому микросхемы DRAM вынуждены работать с разными страницами. Возникает задержка, требуемая для предзаряда битовых линий накопителя и передачи информации от ячеек памяти через усилители считывания к блоку ввода/вывода, что часто приводит к значительному замедлению работы всей системы.
При разработке VCM основными целями являлись снижение длительности задержки, а также снижение энергопотребления модулей памяти. Добиться выполнения этой задачи, невыполнимой, если судить по опыту Direct RDRAM, где механизм управления питанием является одним из основных источников задержек, удалось следующим образом.
При работе обычной памяти Memory Master (любое активное системное устройство, которому по какой-то причине понадобился доступ к системной памяти, — контроллер PCI или AGP, кэш процессора L2, видеокарта, и т. п.) выдает запрос, обладающий уникальными характеристиками, — адресом, размером блока данных, и т. д.
При наличии нескольких устройств, одновременно выполняющих запросы в разные области памяти (причем доступ в один момент времени может иметь только одно из них
В соответствии с технологией VCM в VC SDRAM активное устройство (memory master) может сделать запрос, обладающий уникальными характеристиками — адресом, размером блока данных к памяти, посредством виртуальных каналов. Системный контроллер памяти ассоциирует каналы с процессами, что ускоряет работу системы, как если бы каждому процессу выделялся отдельный ресурс — доступ к памяти. Каждый канал может выполнить обмен данными с любой строкой любого банка памяти.
По этой технологии при записи данные не сразу заносятся в память, а помещаются в буфер — виртуальный канал — и хранятся там до тех пор, пока память не будет готова их принять (она, например, может быть занята регенерацией или обменом с другим устройством).
Запись данных в VC SDRAM выполняет следующим образом: вначале данные записываются в виртуальный канал, а потом по мере освобождения контроллера DRAM происходит запись непосредственно в ячейки памяти SDRAM.
Чтение данных осуществляется путем запроса данных у виртуального канала, который в соответствии с запросом напрямую считает содержимое блока ячеек SDRAM, содержащих необходимые Данные, и дополнительно выполнит упреждающее чтение.
Чтобы при одновременном обращении к памяти нескольких процессов не снизилась производительность, число каналов доведено до 16 по 1024 бита каждый (в модулях по 256 Мбайт), причем каждый канал может передавать до 2048 бит. Работает VC SDRAM при частоте до 143 МГц. Тип корпуса — стандартный, совместимый по контактам и набору команд с SDRAM.
В итоге эффективность доступа к памяти значительно повышается, особенно если учесть, что ничто не мешает, например, той же видеокарте открыть три таких канала — один для загрузки вершин треугольников, второй для загрузки текстур, третий для системного обмена с памятью.
Active Link — разработка NEC, которая использует в DRAM архивацию (сжатие информации). Чтобы не загружать этой работой процессор, функции компрессии/декомпрессии данных возлагаются на микросхемы DRAM. В результате несколько расширилось обрамление кристалла, но получен двойной выигрыш — нужна меньшая по количеству ячеек микросхема DRAM, и доступ к информации происходит быстрее, чем обычно. Поскольку все больше информации в компьютерах имеет мультимедийную природу, то может быть выбран соответствующий алгоритм компрессии. Процессор будет иметь возможность управлять DRAM (например, для выбора алгоритма компрессии) не только обычным образом (через контроллер памяти), но и непосредственно. По сведениям NEC, видеоданные сжимаются в чипе ActiveLink в 4 раза.
IRAM (Intellectual Random Access Memory). Главная идея технологии IRAM заключается в размещении процессора и DRAM в одном чипе. Это дает возможность считывания и записи данных длинными словами (в пределах 128—16 384 бит), обеспечивая высокую пропускную способность памяти. Раньше это было невозможно — все упиралось в неприемлемо большое число выводов микросхемы. Средняя скорость RAC/CAS равна приблизительно 10—30 нс для модулей емкостью 64—256 Мбайт 1RAM. При этом снижается энергопотребление и уменьшается место, занимаемое микросхемами памяти.
Магнитная оперативная память. Следует отметить, что первые образцы ОЗУ были построены на магнитных ферритовых сердечниках, которые пронизывали адресные и информационные шины (провода). Емкость таких ЗУ обычно не превосходила 64 Кбайт. В последующем длительный период времени устройства ОЗУ выполнялись на кремниевых полупроводниковых элементах.
В 2000 г. IBM и немецкая фирма по производству полупроводников Infineon Technologies AG объявили программу разработки MRAM (Magnetic Random Access Memory). Принцип организации элементов памяти — магнитная среда, заключенная между металлическими пленками, образующими линии записи и чтения данных
Преимущества технологии — высокая емкость и скорость, низкая стоимость, возможность применения как в форме статической, так и динамической памяти, более низкое энергопотребление.
