D-триггеры

Триггеры с одним информационным входом

JK – тригер

Это двухступенчатые синхронные универсальные триггеры. Универсальность заключается в том, что на их основе можно сделать любой другой тип логических триггеров RS, D и Т.

J	K	Q^t	Q^t+1
		Q^t	Q^t




		Q^t

На практике JK-триггеры имеют, кроме информационных входов J и К, еще и установочные входы S и R, обычно инверсные. В большинстве случаев в микросхеме имеется по два или три информационных входа J и K, при этом по J и по K эти входы связаны логикой И. Две буквы Т на основном поле обозначения триггера означают двухступенчатость. Из таблицы переходов легко получить функцию переходов JK-триггера:

На рисунке изображена структурная схема одного из вариантов JK-триггера. Схема содержит два асинхронных RS-триггера на элементах И–НЕ соответстветсвенно 1-й и 2-й ступени и дополнительные логические элементы, обеспечивающие требуемое функционирование RS-триггеров.

Рассмотренная схема JK-триггера характеризуется сравнительно низкой экономичностью вследствие большого количества элементов И–НЕ. Ее обычно применяют при построении триггера из отдельных элементов И–НЕ. В связи с этим в ТТЛ разработань специальные микросхемы, содержащие один или два JK-триггера. При этом для построения триггеров используются нестандартные элементы, более экономичные.

К триггерам с одним информационным входом относятся D- и Т-триггеры.

D-триггер или триггер задержки (delay) передает на выход информацию, поступившую на вход при появлении синхронизирующего импульса, поэтому момент смены выходной информации несколько задерживается относительно момента смены входной информации. Логика работы D-триггера определяется уравнением:

Так триггер всегда синхронный, то целесообразно в функции переходов учитывать синхронизирующие импульсы, тогда

При С = 1 ,

a при С = 0

и триггер сохраняет прежнюю информацию.

Синхронный D-триггер можно рассматривать как асинхронный RS-триггер с эквивалентными входами, у которого и . Однако, при определенных комбинациях D и С, на входах RS-триггера возникает запрещенная комбинация и . Чтобы исключить это явление и обесчить возможность использования RS-триггера для построения D-триггера, необходимо а входе RS-тригтера применить логические схемы.

Поскольку при С =0, независимо от значения D, состояние D-триггера не меняется, то для .RS-триггера с прямыми входами должно выполняться условие , а с инверсными – . Чтобы при С=1 триггер переключался в состояние D, необходимо обеспечить появление соответствующих сигналов на входах и . Записав по таблицам переключательные функции и находим для RS-триггера с прямыми и инверсными входами:

D	C	D	C

Так как RS-триггер с прямыми входами обычно строят на элементах ИЛИ–НЕ, то, преобразуя в соответствии с законами инверсии выражения:

Структурная схема простейшего одноступенчатого D-триггера, построенного в соответствии с выражениями:

При С=0 Р₁==1, поэтому R_экв=S_экв=0 и RS-триггер сохраняет ранее записанную в нем информацию. Если С=1, то P₁=0, тогда R_экв=, S_экв=D и в RS-триггер записывается входная информация (Q=D и =).

Можно построить D-триггер на элементах И–ИЛИ–НЕ. При С=0 состояние триггера сохраняется неизменным независимо от значения D. Если же С=1, то сигнал D переводит триггер в соответствующее состояние.

Чтобы построить D-триггер на элементах И–НЕ, используя законы инверсии, преобразуем их к следующему виду:

Структурная схема D-триггера на элементах И–НЕ. При С=0 , состояние триггера не меняется. Если С=1, то и триггер переключается в состояние, соответствующее входной информации.

На рисунке изображена схема двухступенчатого D-триггера, построенного на основе двухступенчатого JK-триггера и дополнительного инвертора. Если D = 1, J=1, К=0 и первая ступень JK-триггера тактовым импульсом переключается в единичное состояние, а после окончания тактового импульса в единичное состояние переходит выходная ступень. Если же D = 0, то К==1, J=0 и триггер переходит в нулевое состояние. Таким образом, после окончания тактового импульса информация на выходе триггера соответствует информации на входе.

Использование JK-триггера в качестве D-триггера нерентабельно из-за большой по требляемой мощности, поэтому на элементах ТТЛ на ЭСТЛ разработаны специальны микросхемы, содержащие до четырех шестиэлементных двухступенчатых D-триггеро в одном корпусе, являющихся более экономичными.