Структура процессорного ядра МК

Основными характеристиками, определяющими производительность процессорного ядра МК, являются:

• набор регистров для хранения промежуточных данных;

• система команд процессора;

• способы адресации операндов в пространстве памяти;

• организация процессов выборки и исполнения команды.

С точки зрения системы команд и способов адресации операндов про­цессорное ядро современных 8-разрядных МК реализует один из двух принципов построения процессоров:

• процессоры с СISС-архитектурой, реализующие так называемую
полную систему команд (Соmplicated Instruction Set Соmputer);

• процессоры с RISС-архитекгурой, реализующие сокращенную сис­тему команд (Rеduced Instruction Set СоmputerI).

СISС-процессоры выполняют большой набор команд с развитыми воз­можностями адресации, давая разработчику возможность выбрать наиболее подходящую команду для выполнения необходимой операции. В при­менении к 8-разрядным МК процессор с СISС-архитектурой может иметь oднобайтовый, двухбайтовый и трехбайтовый (редко четырехбайтовый) формат команд. При этом система команд, как правило, неортогональна, то есть не все команды могут использовать любой из способов адресации применительно к любому из регистров процессора. Выборка команды на исполнение осуществляется побайтно в течение нескольких циклов ра­боты МК. Время выполнения команды может составлять от 1 до 12 циклов. К МК с СISС-архитекгурой относятся МК фирмы Intel с ядром МСS-51, которые поддерживаются в настоящее время целым рядом производите­лей, МК семейств НС05, НС08 и НС11 фирмы Моtoгоlа и ряд других.

В процессорах с RISС-архитектурой набор исполняемых команд со­кращен до минимума. Для реализации более сложных операций приходится комбинировать команды. При этом все команды имеют формат фиксированной длины (например, 12, 14 или 16 бит), выборка команды из памяти и ее исполнение осуществляется за один цикл (такт) синхронизации. Система команд RISС-процессора предполагает возможность равноправного использования всех регистров процессора. Это обеспечивает дополнительную гибкость при выполнении ряда операций. К МК с RISС-процессором относятся МК АVR фирмы Аtmel, МК РIС16 и РIС17 фирмы Мicrochip и другие.

На первый взгляд, МК с RISС-процессором должны иметь более вы­сокую производительность по сравнению с СISС МК при одной и той же тактовой частоте внутренней магистрали. Однако на практике вопрос о производительности более сложен и неоднозначен.

Во-первых, оценка производительности МК по времени выполнения команд различных систем (RISC и СISС) не совсем корректна. Обычно производительность МП и МК принято оценивать числом операций пе­ресылки «регистр-регистр», которые могут быть выполнены в течение од­ной секунды. В МК с СISС-процессором время выполнения операции «ре­гистр-регистр» составляет от 1 до 3 циклов, что, казалось бы, уступает производительности МК с RISС-процессором. Однако стремление к со­кращению формата команд при сохранении ортогональности системы команд RISС-процессора приводит к вынужденному ограничению числа доступных в одной команде регистров. Так, например, системой команд МК Р1С16 предусмотрена возможность пересылки результата операции только в один из двух регистров — регистр-источник операнда f или рабо­чий регистр W Таким образом, операция пересылки содержимого одного из доступных регистров в другой (не источник операнда и не рабочий) потребует использования двух команд. Такая необходимость часто возни­кает при пересылке содержимого одного из регистров общего назначения (РОН) в один из портов МК. В то же время, в системе команд большинства СISС-процессоров присутствуют команды пересылки содержимого РОН в один из портов ввода/вывода. То есть более сложная система команд иногда позволяет реализовать более эффективный способ выполнения операции. Во-вторых, оценка производительности МК по скорости пересылки «регистр-регистр» не учитывает особенностей конкретного реализуемого алгоритма управления. Так, при разработке быстродействующих устройств автоматизированного управления основное внимание следует уделять вре­мени выполнения операций умножения и деления при реализации урав­нений различных передаточных функций. А при реализации пульта дис­танционного управления бытовой техникой следует оценивать время выполнения логических функций, которые используются при опросе кла­виатуры и генерации последовательной кодовой посылки управления. Поэтому в критических ситуациях, требующих высокого быстродействия, следует оценивать производительность на множестве тех операций, кото­рые преимущественно используются в алгоритме управления и имеют ог­раничения по времени выполнения.

В-третьих, необходимо еще учитывать, что указанные в справочных дан­ных на МК частоты синхронизации обычно соответствуют частоте подклю­чаемого кварцевого резонатора, в то время как длительность цикла цент­рального процессора определяется частотой обмена по ВКМ. Соотношение этих частот индивидуально для каждого МК и должно быть принято в рас­чет при сравнении производительности различных моделей контроллеров.

С точки зрения организации процессов выборки и исполнения команды в современных 8-разрядных МК применяется одна из двух уже упоминавшихся архитектур МПС: фон-неймановская (принстонская) или гарвардская.

Основной особенностью фон-неймановской архитектуры является использование общей памяти для хранения программ и данных, как показа­но на рис.8.2.

Основное преимущество архитектуры Фон-Неймана - упрощение ус­тройства

МПС, так как реализуется обращение только к одной общей па­мяти. Кроме того, использование единой области памяти позволяло опе­ративно перераспределять ресурсы между областями программ и данных, что существенно повышало гибкость МПС с точки зрения разработчика программного обеспечения. Размещение стека в общей памяти облегчало доступ к его содержимому. Неслучайно поэтому фон-неймановская архи­тектура стала основной архитектурой универсальных компьютеров, вклю­чая персональные компьютеры.

Основной особенностью гарвардской архитектуры является использо­вание раздельных адресных пространств для хранения команд и данных, как показано на рис. 8.3.

Рис. 8.3.Структура МПС с гарвардской архитектурой.

Гарвардская архитектура почти не использовалась до конца 70-х годов, пока производители МК не поняли, что она дает определенные преиму­щества разработчикам автономных систем управления.

Дело в том, что, судя по опыту использования МПС для управления различными объектами, для реализации большинства алгоритмов управ­ления такие преимущества фон-неймановской архитектуры как гибкость и универсальность не имеют большого значения. Анализ реальных про­грамм управления показал, что необходимый объем памяти данных МК, используемый для хранения промежуточных результатов, как правило, на порядок меньше требуемого объема памяти программ. В этих условиях использование единого адресного пространства приводило к увеличению формата команд за счет увеличения числа разрядов для адресации операндов. Применение отдельной небольшой по объему памяти данных спо­собствовало сокращению длины команд и ускорению поиска информа­ции в памяти данных.

Кроме того, гарвардская архитектура обеспечивает потенциально бо­лее высокую скорость выполнения программы по сравнению с фон-ней­мановской за счет возможности реализации параллельных операций. Вы­борка следующей команды может происходить одновременно с выполнением предыдущей, и нет необходимости останавливать процес­сор на время выборки команды. Этот метод реализации операций позво­ляет обеспечивать выполнение различных команд за одинаковое число тактов, что дает возможность более просто определить время выполнения циклов и критичных участков программы.

Большинство производителей современных 8-разрядных МК исполь­зуют гарвардскую архитектуру. Однако гарвардская архитектура является недостаточно гибкой для реализации некоторых программных процедур. Поэтому сравнение МК, выполненных по разным архитектурам, следует проводить применительно к конкретному приложению.