Если в схему ОС-3 ввести обозначения двух новых переменных (см. рис. 73), то выражение для формирования переноса в следующий старший разряд будет иметь вид , или, в соответствии с принятыми обозначениями, .
В последнем выражении gi-- появляется тогда, когда перенос в данном разряде определяется комбинацией входных переменных. Поэтому gi -- называют функцией генерации переноса. Переменная -- указывает, передается ли перенос, полученный в младшем разряде, дальше и называется функцией распространения переноса. Последнее выражение показывает, что для схемотехнической реализации переноса необходимы два элемента: 2И и 2ИЛИ. Построение цепи ускоренного переноса для четырёхразрядного сумматора показано на рис.74. На рисунке не отображены цепи задания входных переменных, а только показано построение цепи ускоренного переноса. Младший разряд находится слева. При большой разрядности операндов цепь ускоренного переноса позволяет существенно повысить быстродействие сумматоров.
С целью увеличения функциональных возможностей вычислительных блоков ЭВМ были разработаны электронные комбинационные устройства позволяющие выполнять определенный набор арифметических и логических операций. Эти устройства получили название -- арифметико-логические устройства (АЛУ). В ТТЛ сериях АЛУ получили шифр -- ХХХИП3. На рис.75 приведено изображение АЛУ. Как видно на рисунке, операции проводятся над четырёхразрядными операндами А и В, результат получаем на выходах F. Микросхема имеет пять управляющих входов -- S и M, и соответственно выполняет 32 арифметических и логических операций. Арифметические операции выполняются пословно, т.е. с учетом переносов и заёмов, а логические операции выполняются побитно. Имеются вход переноса из младшего разряда CN и выход переноса в старший разряд CN+4, что позволяет строить многоразрядные схемы АЛУ с количеством разрядов кратным четырем. При выполнении арифметических операций формируются выходные переменные G и P, что позволяет при использовании нескольких микросхем строить схему с ускоренным переносом. Кроме того, имеется выход А=В, сигнал на этом выходе активен при равенстве операндов.