русс | укр

Языки программирования

ПаскальСиАссемблерJavaMatlabPhpHtmlJavaScriptCSSC#DelphiТурбо Пролог

Компьютерные сетиСистемное программное обеспечениеИнформационные технологииПрограммирование

Все о программировании


Linux Unix Алгоритмические языки Аналоговые и гибридные вычислительные устройства Архитектура микроконтроллеров Введение в разработку распределенных информационных систем Введение в численные методы Дискретная математика Информационное обслуживание пользователей Информация и моделирование в управлении производством Компьютерная графика Математическое и компьютерное моделирование Моделирование Нейрокомпьютеры Проектирование программ диагностики компьютерных систем и сетей Проектирование системных программ Системы счисления Теория статистики Теория оптимизации Уроки AutoCAD 3D Уроки базы данных Access Уроки Orcad Цифровые автоматы Шпаргалки по компьютеру Шпаргалки по программированию Экспертные системы Элементы теории информации

Триггеры.


Дата добавления: 2013-12-23; просмотров: 3088; Нарушение авторских прав


Схемотехника последовательностных устройств.

Схемотехника функциональных устройств.

 

Электронные устройства, блоки и узлы ЭВМ по функциональному назначению обладают большим разнообразием. Среди них можно выделить: автоматы и комбинационные устройства. Автоматы ─ функциональные электронные устройства состояниевыходов, которых в любой момент времени определяетсясостояниемвходов и предыдущимсостоянием устройства. Из определения понятно, что автоматы ─ устройства обладающие памятью. В литературе часто автоматы называют последовательностными устройствами. Комбинационныеустройства ─ это устройства состояниевыходов, которых в любоймоментвремениоднозначно определяется состоянием входов, т.е. комбинационные устройства не имеют памяти.

 

Триггеры самые простейшие из последовательностных устройств, но они являются основой для построения более сложных последовательностных устройств. Триггер ─ устройство, имеющее два устойчивых состояния и соответственно два выхода, обозначаемые Q и. При нормальной работе устройства выходы должны находиться в противоположных состояниях, т.е. если Q=1, то =0. Рассмотрение схемотехники и работы триггеров начнем с самой простой схемы ─ асинхронныйRSтриггер. На рис. 17а показана принципиальная схема этого триггера в базисе И-НЕ, а на рисунке 17б ─ временная диаграмма его работы. Для анализа работы схемы составленной из логических элементов существуют стандартные методы: начинать анализ нужно с того элемента, на входе которого изменилось состояние переменной, перед анализом нужно определить начальное состояние схемы и возможные значения входных и управляющих переменных.

Исходя из этих рекомендаций ясно, что переменные S и R в статическом состоянии триггера должны быть равны -”1”. Так как , если обе переменные будут равны “0”, то оба выхода схемы должны иметь единичное значение, чего быть не должно, исходя из понятия триггера. Триггер -- устройство с памятью и поэтому необходимо задаться состоянием выходов, выберем нулевое -- Q=0. Таким образом начальное состояние: R=S=1, Q=0, =1.



Возможные состояния асинхронного RS триггера, определяемые значениями входных переменных R и S, приведены в таблице 4.

Таблица 4.

R S Q Режим
Запрещённое сост
Запись “1”
Запись “0”
Q(t─1) ­ Хранение

Из таблицы видно, что триггер управляется только на запись и хранение двумя переменными S и R, причем если одна из переменных принимает нулевое значение состояние триггера изменяется. Поэтому говорят, что входные переменные активны низким уровнем. Время переключения триггера равно двум интервалам задержки логического элемента -- . Триггер называется асинхронным так как он реагирует на любые изменения входных переменных. К недостаткам триггера необходимо отнести: - входная информация должна в обязательном порядке подаваться в парафазном коде (по двум проводникам), что приводит к существенному усложнению плат печатного монтажа; при проектировании сложных узлов необходимо следить, чтобы входные переменные не принимали запрещенного состояния.

Лекция 9.

 

СинхронныйRSтриггер имеет меньше недостатков, чем асинхронный, его принципиальная схема приведена на рис.18. Схема триггера состоит из двух элементов 2И-НЕ (1 и 2), и двух элементов 3И-НЕ (3 и 4). Основой схемы является асинхронный RS триггер собранный на третьем и четвертом элементах. На первом и втором элементах собрана схема входной логики. Схема имеет два информационных входа -- S и R и один управляющий -- С, два выхода -- Q и. Управляющий вход С называют синхронизирующим. Если С=0, то независимо от переменных R и S промежуточные переменные А и В равны единице, следовательно триггер не воспринимает изменения информационных переменных R и S.

Важно отметить, что А=В=1 -- это режим хранения для асинхронного RS триггера. Дальнейший анализ работы триггера целесообразен только при С=1, и для этого условия будем строить временную диаграмму, приведенную на рис.19.

Исходное состояние: S=R=0, тогда будем иметь А=В=1 и по выходу выбираем нулевое состояние Q=0, =1.

В момент времени t1 переменной S даем значение “1” и через один интервал задержки переменная А=0, что является активным уровнем для асинхронного RS триггера на 3 и 4 элементах. Через два интервала задержки переменная Q =1 и через три интервала = 0. Следовательно, начиная от момента t1 в течении трех интервалов задержки проходит процесс записи “1” в триггер.

Анализируя временную диаграмму определим время переключения синхронного RS триггера: при записи “1” -- начиная от момента t1 все процессы заканчиваются за 3 интервала задержки; при записи “0” также получаем -- .

Возможные состояния RS триггера приведены в таблице 5

 

 

Таблица 5.

R S Q Режим
Q(t-1) (t-1) Хранение
Запись “1”
Запись “0”
Запрещённое состояние

Примечание: таблица отображает состояния триггера при С=1, Q(t-1) обозначает значение переменной Q в предыдущем состоянии. При С=0 триггер находится в режиме хранения.

Асинхронный RS триггер имеет дополнительные входы и ,активные низким уровнем. Они предназначены для независимой (предварительной) установки триггера.

Основным недостатком синхронного RS триггера является необходимость представления информации в парафазном коде. Поэтому дальнейшие разработки связаны с изменением формы представления информации. Так можно объяснить появление D триггеров.

Рассмотрим схемотехнику и работу D триггера. Принципиальная схема D триггера приведена на рис. 21. Основой для построения схемы D триггера является асинхронный RS триггер (3 и 4 элементы). На 1 и 2 элементах собрана схема управления (входная логика), имеется два входа: D -- информационный вход, С -- вход синхронизации. Входные элементы -- 2И-НЕ и поэтому, когда С=0 А=В=1 независимо от состояния переменной D, а это режим хранения для RS триггера на 3 и 4 элементах.

Рассмотрим работу схемы, временная диаграмма приведена на рис.22.

Для анализа работы схемы выберем нулевое начальное состояние: D=C=0 и Q=0, Q=1.

При этом промежуточные переменные А=В=1, что соответствует режиму хранения для асинхронного RS триггера на 3 и 4 элементах.

Рис.22. Временная диаграмма работы D триггера - защелки.

 

При записи “0” время переключения триггера равно четырем интервалам задержки, а при записи “1” -- трем интервалам задержки (на временной диаграмме задержки помечены штрихами).

В момент времени t7 переменной С даем нулевое значение при D=1. Через один интервал задержки А=1, т.е. триггер перешел в режим хранения информации, записанной в триггер начиная с момента t6. Изменение D=0 в момент t8 не вызовет никаких изменений, так как С=0. В момент времени t9 С=1 и D=0, происходит процесс записи “0” в триггер, на который затрачивается три интервала задержки. В момент t10 С=0 переводит триггер в режим хранения.

Анализ временной диаграммы позволяет оценить максимальное время переключения D триггера -- . Возможные состояния D триггера определяются таблицей состояний (табл.6).

 

Таблица 6.

D C Q Режим
Q(t-1) (t-1) Хранение
Q(t-1) (t-1) Хранение
Запись ”0”
Запись “1”

Как видно из таблицы состояний D триггера в отличие от ранее рассмотренных схем у этого триггера отсутствует запрещенное состояние, при С=0 не зависимо от значения D триггер находится в режиме хранения, при С=1 выходная переменная Q повторяет все изменения входной переменной D. Запоминается та информация которая была на входе в момент перехода С из единичного в нулевое состояние. Поэтому часто этот триггер называют D триггер - защелка.

а б

Рис.23. D триггер - защелка, рекомендуемые изображения.

На рис. 23 приведены изображения D триггера - защелки на принципиальных электрических схемах устройств в соответствии с требованиями ГОСТ. На рис.23а показана микросхема К155ТМ7, в состав которой входят четыре D триггера - защелки. В этой микросхеме каждые два триггера имеют общее управление -- общий вход С, обозначаемые соответственно С12 и С34, каждый триггер имеет два выхода прямой и инверсный. На рис.23б приведено изображение одиночного D триггера - защелки.

Лекция 10.

 

Триггеры с динамическим управлением.

Особенность триггеров со статическим управлением состоящая в том , что при С=1 вся изменяющаяся информация на входе передается на выход, требует учитывать все изменения состояния входов. Это существенно усложняет процесс проектирования. Желательно иметь триггер, который бы записывал информацию имеющуюся на входе в конкретный момент времени. Мы рассмотрим две схемы триггеров, удовлетворяющих этому требованию.

D триггер с динамической блокировкой входов. Схема D триггера с динамической блокировкой входов приведена на рис. 24.

Рассматриваемый триггер построен на шести элементах 3И-НЕ; 1,2,3 и 4 элементы реализуют входную логику а на 5 и 6 элементах реализован асинхронный RS триггер, являющийся основой. Можно к анализу схемы подойти по другому; на 2,3,5 и 6 элементах реализован D триггер-защёлка, а 1 и 4 элементы формируют входную логику, исключающую срабатывание триггера по уровню.

Для анализа работы схемы выберем начальное состояние: D=C=0, S=R=1, Q=0. При этом промежуточные переменные получат значения: Q1=0, Q2=1, =1, =1. Работа схемы отображается временной диаграммой, которая приведена на рис.25.

 

Рис.25. Временная диаграмма работы D триггера с динамической блокировкой входов.

 

Анализируя временную диаграмму, определим время задержки переключения . Возможные состояния триггера показаны в таблице 7.

Таблица 7

D C R S Q Режим
* * Установка в “0”
* * Установка в “1”
Q(t-1) (t-1) Хранение
Запись “0”
1 1 1 1 0 Запись “1”

Примечание. В таблице приняты обозначения: * ─ безразличное состояние переменной; -- фронт сигнала (переход 0-1).

D триггер с динамической блокировкой входов является основой построения многих функциональных устройств. Как отдельный функциональный элемент он входит в состав микросхемы К155ТМ2. Изображения этого триггера, рекомендуемые ГОСТ приведены на рис.26.

На рисунке показано изображение одного из двух триггеров, входящих в микросхему К155ТМ2, на правой части рисунка приведено изображение триггера не привязанное к какой-либо микросхеме

Рис.26. Рекомендуемые изображения D триггера с динамической блокировкой входов.

 

Управляющий вход активный переходом (фронтом или спадом) называют динамическим и для его обозначения рекомендуется треугольник или косая черта.

 

Лекция 11.

 

К триггерам с динамическим управлением относится и универсальный JK триггер. Принципиальная электрическая схема JK триггера приведена на рисунке 27.

Универсальный JK триггер построен по принципу “ведущий - ведомый”, т.е. состоит из двух триггеров и работает как двухтактный триггер. Под тактностью триггерных устройств будем понимать количество синхронизирующих последовательностей необходимых для нормального функционирования устройства. В данном устройстве одна последовательность - С подается на 1 и 2 элементы, а вторая ─ на 6 и 7 элементы. Однако в большинстве случаев эти последовательности должны находится в противофазе, и вторая последовательность может быть получена из первой ее инвертированием (элемент 3).

 

 

Рис.27. Принципиальная электрическая схема

универсального JK триггера.

 

Первый триггер ведущий выполнен на 4 и 5 элементах, а второй на элементах 8 и 9. Сущность работы состоит в том, что информация, имеющаяся на входах J и K, сначала записывается в первый (ведущий) триггер а затем переписывается во второй (ведомый) триггер то есть появляется на выходах триггера. Для исключения срабатывания триггера по уровню введены обратные связи. Временная диаграмма работы JK триггера приведена на рис.28.

Рассмотрим работу JK триггера. Исходное состояние: J = K = C = 0, при этом промежуточные переменные А = В = 1, а это режим хранения для асинхронного RS триггера на 4 и 5 элементах. выбираем исходное состояние первого триггера нулевое, то есть Q1 = 0. Анализируя состояние остальных переменных, получим A1 = 1, B1 = Q = 0.

При t = t5 K = 1, и при t = t6 J = 1, эти изменения входных переменных не приведут к изменениям состояния внутри схемы, так как С = 0. В момент t7 переменная С принимает единичное значение , и соответственно через один интервал В = 0 и А1 = 1. Сигнал В = 0 ─ активный уровень на входе первого RS триггера и он переключается, через два интервала от t7 инверсия Q1 = 1 и через три интервала Q1 = 1.

Переменные А1 = 1 и В1 = 1 ─ режим хранения для второго RS триггера и выходные переменные свои значения не изменяют. В момент t8 C = 0, с одним интервалом задержки В = 1 при А = 1, а это режим хранения для первого триггера и его выходные переменные не изменяются. С одним интервалом задержки от t8 С = 1, что разрешает перезапись содержимого первого триггера во второй, через два интервала В1 = 0 а через три интервала инверсия Q = 1 и через четыре интервала Q = 0. В триггер записался «0», хотя на входах J = K = 1.

При t = t9 C = 1, и через один интервал А = 0, через два интервала В1 = 1 и Q1 = 1, через три интервала инверсия Q1 = 0. В момент t10 при С = 0 происходит перезапись содержимого первого триггера во второй с соответствующими задержками, и на выходах получаем Q = 1 и инверсия Q = 0. В триггер записалась «1» при J = K = 1, то есть в триггер записалось значение пртивоположное предыдущему, что характерно для счетного режима. В момент t11 при К = 1 и С = 0 J принимает нулевое значение, но остальные переменные своих значений не меняют. На интервале t12 ÷ t13 показан процесс записи «0» в триггер.

Таким образом, временная диаграмма отображает следующие режимы работы JK триггера:

интервал t2 – t4 ─ запись единицы в триггер;

интервал t7 – t10 – счетный режим;

интервал t12 – t13 – запись нуля в триггер;

при С = 0 и J = K = 0 ─ режим хранения.

 

Анализ временной диаграммы и таблицы состояний позволяет сделать следующие выводы:

Входная информация должна подаваться в парафазном коде.

Установочные входы S и R активны низким уровнем.

По фронту сигнала С информация записывается в первый (ведущий) триггер, а по спаду сигнала С информация переписывается во второй (ведомый) триггер и появляется на выходах триггеров, поэтому принято считать, что сигнал С активен спадом.

При J = K = 1 триггер работает как одноразрядный счетчик, у которого счетный сигнал подается на вход С.

При С = 0 и/или J = K = 0 триггер находиться в режиме хранения ранее записанной информации.

Время задержки переключения триггера tпер = 4* tздперср.

Возможные состояния JK триггера отображены в таблице 8.

Таблица 8.

J K C S R Q Режим
* * * Установка в «1»
* * * Установка в «0»
* * Q(t – 1) Хранение
* Q(t – 1) Хранение
Запись «0»
Запись «1»
Q(t – 1) Счетный

 

 

Рекомендуемые ГОСТом изображения JK триггера для принципиальных электрических схем блоков и узлов ЭВМ приведены на рис. 29.

На рис. 29а приведено изображение JK триггера в виде микросхемы К155ТВ1. Особенность микросхемы состоит в том, что имеется по три входа J и K объединенные операцией И. на рис. 29б приведено изображение триггера не привязанное к микросхеме. Обозначение «ТТ» указывает на то, что триггер работает как двухтактный.

Лекция 12.

 

Счетный триггер.

Счетный триггер ─ устройство выполняющее микрооперацию счета. Микрооперация счета состоит в том, что по приходу каждого счетного сигнала выходы триггера меняют свое состояние на противоположные.

Счетный триггер может быть синхронным или асинхронным. Синхронный триггер для выполнения микрооперации счета требует активного сигнала синхронизации. Асинхронный триггер выполняет операцию счета по приходу каждого сигнала. Счетный сигнал является импульсом, и необходимо четко различать фронтом или спадом он активен.

На рис. 30а приведено изображение синхронного счетного триггера. Вход синхронизирующей переменной ─ СЕ, а асинхронные установочные входы ─ S и R. Счетный сигнал активен фронтом.

На рис. 30б изображен триггер асинхронный, у котрого счетный сигнал активен спадом.

Однако счетные триггеры интегрального исполнения не выпускаются. Для схемотехнической реализации счетных триггеров необходимо использовать либо JK триггеры в счетном режиме, либо динамические D триггеры с отрицательной обратной связью.

Схемотехническая реализация счетного триггера на D триггере показана на рис. 31.

Как видно из рисунка для реализации счетного режима на D триггере необходимо выполнить соединение: инверсный выход соединить с информационным D входом. Счётная переменная X подается на синхронизирующий вход D триггера. Счётный вход активен фронтом сигнала X. Выходной сигнал Q имеет частоту в два раза меньшую чем счетный сигнал.

Наиболее просто счетный триггер реализуется на универсальном JK триггере. Для этого достаточно подать на J и K входы высокий уровень, а счетный сигнал подавать на С вход.

 

5.1.2 Счётчики.

Счётчик -- последовательностное устройство выполняющее микрооперацию счета. Счётчики бывают одноразрядными (счетные триггеры) и многоразрядными. Если по приходу счетного сигнала содержимое счетчика увеличивается на единицу, то такой ситчик называют суммирующим, в противном случае -- вычитающим. Если счетчик может работать как в режиме суммирования, так и вычитания, то такой счетчик называют реверсивным.

Для счетчиков вводится понятие ─ коэффициент пересчета. Коэффициент пересчета, обозначаемый ─Ксч, количество счетных сигналов, которое необходимо подать на вход счетчика, чтобы установить его в исходное состояние. Если Ксч = 2m, то счетчик называют двоичным. Если Ксч ≠ 2m, то счетчик называют недвоичным. Например, при Ксч = 10m счетчик называют десятичным.

По способу организации переноса счетчики подразделяются на счетчики с последовательным и с параллельным переносом.



<== предыдущая лекция | следующая лекция ==>
Соединения логических элементов и радиокомпонентов. | Двоичные счетчики.


Карта сайта Карта сайта укр


Уроки php mysql Программирование

Онлайн система счисления Калькулятор онлайн обычный Инженерный калькулятор онлайн Замена русских букв на английские для вебмастеров Замена русских букв на английские

Аппаратное и программное обеспечение Графика и компьютерная сфера Интегрированная геоинформационная система Интернет Компьютер Комплектующие компьютера Лекции Методы и средства измерений неэлектрических величин Обслуживание компьютерных и периферийных устройств Операционные системы Параллельное программирование Проектирование электронных средств Периферийные устройства Полезные ресурсы для программистов Программы для программистов Статьи для программистов Cтруктура и организация данных


 


Не нашли то, что искали? Google вам в помощь!

 
 

© life-prog.ru При использовании материалов прямая ссылка на сайт обязательна.

Генерация страницы за: 0.009 сек.