ТТЛ элемент, работа схемы, основные характеристики.

Простейшие логические операции и их схемотехническая реализация (диодные схемы).

Логическая система считается полной если в ней предусматривается выполнение трех основ -

ных логических функции: конъюнкция (логическое умножение, операция “И”), дизъюнкция (логическое сложение, операция “ИЛИ”), отрицание (инверсия, операция “НЕ”).

Таблица 1.

Обозначим -- логические (входные) переменные А и В, функция - F. Логическая функция может быть описана аналитически или таблицей. Для конъюнкции будем иметь или F(A,B)=AB. Для дизъюнкции функция имеет вид или F(A,B) = A+B. Отрицание -- .

Функция “И” истинна только тогда, когда все ее аргументы истинны, а функция “ИЛИ” истинна, когда хотя бы один ее аргумент имеет истинное значение.

В таблице 1 показано табличное задание логических функций; левая часть таблицы -- функция “И”, правая часть -- функция “ИЛИ”.

В положительной логике схемотехническая реализация указанных функций может быть выполнена на диодах. Схемы показаны на рис. 3 и 4.

Рассмотрим работу схем с учетом того, что источники напряжения U1 и U2 имеют величины напряжения, соответствующие значениям входных переменных А и В. Выходное напряжение Uout соответствует значениям функции F. Для предметного рассмотрения примем систему кодирования ТТЛ и соответственно напряжение питания Up=5В.

Рис.3. Диодная Рис.4. Диодная

схема “И”. схема “ИЛИ”.

Следовательно, U1 и U2 могут принимать значения 0В -- нулевой уровень “0” или 2,4-5В -- единичный уровень “1”.

На рис.3 если хотя бы одно из входных напряжений равно нулю, то соответствующий ему диод будет смещен в прямом направлении, и напряжение на выходе будет определяться соотношением Uout= (U1=0 или U2=0)+Uvd, где Uvd -- падение напряжения на прямосмещенном диоде и Uout=0,7В, что соответствует F=0. Если оба входных напряжения имеют единичный уровень, то выходное напряжение определяется соотношением резисторов R1 и Rn -- сопротивлением нагрузки

.

Из уравнения видно, что выходное напряжение сильно зависит от величины сопротивления нагрузки. Так если Rn=0,5R1, то Uout=1,67В -- находится в запрещенном диапазоне кодирующих напряжений. Функция “И” не выполняется. При Rn=R1 -- Uout=2,5В и функция “И” выполняется. Зависимость выполнения функции от параметров схемы -- существенный недостаток диодной схемы “И”.

На рис.4 если хотя бы одно из входных напряжений имеет единичное значение (2,4-5В), то и функция будет иметь единичное значение, так как один из диодов будет смещен в прямом направлении.

Выходное напряжение мало зависит от сопротивления нагрузки, если источники входных напряжений имеют малое внутреннее сопротивление. Однако, если последовательно включено четыре схемы “ИЛИ” при входном напряжении 5В и на каждом прямосмещенном диоде падение напряжения равно 0,7В, то на выходе будем иметь Uout=5 - 4*0,7=2,2В. Полученное значение находится в запрещенном диапазоне и функция “ИЛИ” не выполняется, что является существенным недостатком диодной схемы “ИЛИ”.

У диодных схем существует важная особенность: схема выполняющая в положительной логике функцию “И” (“ИЛИ”) в отрицательной логике выполняет функцию “ИЛИ” (“И”).

Схемотехническая реализация функции “НЕ” выполняется на транзисторном ключе, показанном на рис.5. Сопротивление в цепи коллектора Rk вместе с сопротивлением нагрузки Rn определяют выходное напряжение при закрытом транзисторе. Сопротивление в цепи базы Rb формирует ток базы таким образом, чтобы транзистор в открытом состоянии находился в режиме насыщения. Режим насыщения необходим для того, чтобы при открытом транзисторе выходное напряжение не зависело от нагрузки. Если Ui принимает значение единичного уровня, то базовый ток транзистора, определяемый соотношением , переключает транзистор в режим насыщения, при котором напряжение коллектор-эмиттер имеет малую величину, обычно Uke =0-0,5В . Если же Ui принимает значение нулевого уровня, то этого напряжения недостаточно чтобы сформировать базовый ток для открывания транзистора и он находится в режиме отсечки. При этом выходное напряжение определяется соотношением резисторов Rk и Rn.

Из приведенных рассуждений можно сделать вывод: если входная переменная истинна, то выходная переменная ложна (и наоборот), т.е. реализуется логическая функция отрицания. Зависимость выходного напряжения от сопротивления нагрузки ─ существенный недостаток приведенной схемы. Соединение диодных схем со схемой инвертора позволяет получить схемотехническую реализацию совмещенных функций.

На рис.6 приведена схема, реализующая функцию 2И-НЕ.

На основе рассмотренных схем была разработана серия логических элементов под общим названием диодно-транзисторная логика ─ ДТЛ. Из за ранее указанных недостатков серии интегральных микросхем на базе ДТЛ были быстро сняты с производства.

Дальнейшие разработки схемотехнических реализаций логических элементов направленные на использование единой системы кодирования и улучшение электрических характеристик (малая зависимость выходных напряжений от величины нагрузки и высокая помехоустойчивость) привели к появлению транзисторно-транзисторной логики ─ ТТЛ.

Лекция 5.

ТТЛ элемент представляет достаточно сложную электронную схему и является основой построения серии интегральных микросхем, получивших самое широкое распространение.

Электрическая принципиальная схема логического элемента ТТЛ приведена на рисунке 7. Данная схема реализует логическую функцию 2И-НЕ. В состав схемы входят: многоэмиттерный транзистор VTM, на котором реализуется функция 2И, промежуточный каскад на транзисторе VT1, предназначенный для управления выходным каскадом и выходной каскад на транзисторах VT2 и VT3. Схема на транзисторах VT1, VT2 и VT3 является схемой сложного инвертора и реализует функцию НЕ.

Рассмотрим работу схемы и при этом будем строить графики основных характеристик. На один из входов подадим напряжение низкого уровня, например Ub = 0, а второй вход оставим не подключенным никуда.

Это приводит к тому, что базово-эмиттерный переход (по входу Ub) оказывается смещенным в прямом направлении и по цепи Up - Rb - базово-эмиттерный переход - общий провод протекает ток величиной . Принимая Ube = 0,7В, Up = 5В и Rbe = 4,3кОм получим Ib = -1мА.

Рис.7. Принципиальная электрическая схема

логического элемента ТТЛ.

В этом случае выходное напряжение определяется соотношением Uout=Up-U(R1) - Ube(VT2)-U(VD0).Принимая: U(R1) » 0 В, Ube (VT2) = U(VD0)=0,7В, Up=5В, получим Uout=5 - 1,4=3,6В.

Если же Rn имеет конечное значение (например 1кОм), то будет сформирован ток базы Ib(VT2) достаточный для создания режима насыщения транзистора VT2. В этом случае -- Uout = Up - U(Rk) - Uke(VT2) - U(VD0). Принимая: В, Uke(VT2) = 0,2В, U(VD0) = 0,7В, получим Uout = 5 - 0,9 = 4,1В. Для построения графика передаточной характеристики примем Uout = 4В.

Величина тока, протекающего по второй цепи мала, и создаваемое падение напряжения на R2 недостаточно для формирования тока базы VT3, который остаётся закрытым. Транзистор VT2 работает змиттерным повторителем.

Таким образом, при В -- , у транзистора VTM открыты оба перехода, транзисторы VT1,VT2 работают в линейном режиме. Коэффициент усиления определяется соотношением К = R1/R2 и равен -1,4. Следовательно, выходное напряжение уменьшается с наклоном -1,4 , а входной ток - Iin возрастает с большей крутизной и нелинейно.

Эти соотношения сохраняются до величины входного напряжения Ub = 1,4В , при котором Ub(VTM) = 2,1В. Этого напряжения достаточно для смещения трех p-n переходов в прямом направлении: базовоколлекторный переход VTM и базово-эмиттерные переходы VT1 и VT3. Через эти переходы протекает ток достаточный для перевода транзистора VT3 в линейный режим и вся схема работает с большим коэффициентом усиления . Соответственно, выходное напряжение уменьшается с наклоном -20.

Большое значение коэффициента усиления приводит к тому, что уже при Ub = 1,6В транзисторы VT1 и VT3 переходят в режим насыщения, а транзистор VT2 в режим отсечки. Выходное напряжение Uout устанавливается равным Uke насыщения VT3 (примерно 0,2В) и дальнейшее увеличение входного напряжения Ub не приводит к изменению выходного напряжения Uout.

Изменение входного тока происходит следующим образом: при увеличении входного напряжения выше 1,4В напряжение база эмиттер транзистора VTM становится меньше 0,7В и в соответствии с входной характеристикой транзистора уменьшается ток эмиттера (входной ток элемента). Можно считать, что при Ube(VTM) = 0,4В ток эмиттера, а следовательно и входной ток элемента, равен нулю. Входное напряжение будет равно 1,8В. При дальнейшем увеличении входного напряжения транзистор VTM переходит в инверсный режим, базово-эмиттерный переход смещается в обратном направлении и входной ток устанавливается не более 40мкА.

Возможна подача на вход отрицательного напряжения, это приводит к увеличению абсолютного значения входного тока и при Ub = -2В наступает пробой и резкое увеличение входного тока. Схема становится неработоспособной. Все рассмотренные особенности работы схемы логического элемента отображены в статических характеристиках: передаточная характеристика элемента Uout = F(Ub) и входная характеристика элемента Iin = F(Ub). Величина входного тока Iin = 40мкА на рис.9 показана условно, вне масштаба Для полного представления о работе схемы логического элемента необходимо знать зависимости выходного напряжения от тока нагрузки. Такая зависимость называется выходной характеристикой -- Uout = F(In). Так как выходное напряжение должно находиться в одном из двух диапазонов: высокий уровень -- В или низкий уровень — В, то и выходных характеристик должно быть две.

Для упрощения оценки возможности подключения входов к выходам логических элементов при сохранении соответствующих уровней напряжения вводят понятие -- нагрузочный коэффициент - N, который определяют как отношение выходного тока элемента к соответствующему входному. Так при “1” выходном напряжении , т.е. можно подключать до 400 входов. При “0” выходном напряжении , т.е. можно подключать не более 10 входов. Нагрузочнаяспособность элемента определяется при низком выходномнапряжении. Такой подход к оценке возможности подключений позволяет при построении схем не рассчитывать для согласования выходные и входные токи а просто подсчитывать количество подключаемых входов и если оно больше N необходимо принимать дополнительные схемотехнические решения.

При подаче входного сигнала состояние элемента по выходу изменится через некоторое время называемое временем задержки прохождения сигнала -- . Обычно это время при изменении сигнала на выходе элемента 0-1 и 1-0 различно.

С целью упрощения анализа работы схем в дальнейшем будем считать, что эти времена одинаковы и определяются соотношением . Временные соотношения между входными и выходными сигналами показаны на рис.11.

Лекция 6.