Шина ISA
Шина ISA (архітектура індустріального стандарту) є першим стандартом IBM PC. Роз’єм складається із двох рядів А1-А31, B1-B31 та продовження C1-C18, D1-D18. Контакти мають наступна назви та призначення:
SА0...SА19, LА17...LА23 - шина адресу. SА0 - молодший розряд;
BALE - строб адреси;
SD7...SD0, SD15...SD8 - шина даних. SD0 - молодший розряд;
+5V, -5V, +12V, -12V - напруга живлення для МС на системній платі та розширеннях (до 100мА);
GND - загальний провід;
RESET - скидання ЦП та інших пристроїв комп'ютера у вихідний стан;
CLK - синхросигнал МП. В XT він становив OSC/3 = 4,77МГц, а в AT становив 6..20 та більше МГц;
IRQ2...IRQ7, IRQ9...IRQ12, IRQ14, IRQ15 - лінії запиту переривань від адаптерів уведення-виводу;
DRQ0...DRQ3 та DRQ5...DRQ7 - лінії запиту на обслуговування каналами ПДП;
MASTER# - цей сигнал використовується разом з DRQ-сигналом з метою одержання контролю над системою для процесорів або контролерів, розташованих на платах розширення;
DАCK0...DАCK3, DАCK5...DАCK7 - лінії підтвердження захвата системної шини відповідним каналом ПДП;
AEN - дозвіл адреси ПДП;
T/C - кінець передачі даних ("закінчення рахування"). Припинення обміну по активному в цей момент каналу ПДП;
IOW#, IOR# – запис-читання порту вводу-виводу;
SMEMW#, MEMW#, SMEMR#, MEMR# – запис-читання до пам’яті; SMEMW# та SMEMR# формуються тільки у випадку запису даних у перший Мбайт пам'яті;
I/O CHCK# - помилка каналу введення-виводу;
I/O CHRDY# - готовність каналу вводу-виводу. 0 - "не готовий";
MEM CS16# - сигнал формується периферійними адаптерами як ознака передачі двохбайтових слів;
I/O CS16# - вказівка системі про перенесення даних у вигляді двохбайтових слів між процесором та периферійним портом;
SBHE - дозвіл передачі старшого байта даних;
0WS - в AT використовується як сигнал "нульового стану очікування".
У наш час шина ISA для підключення до ПК стандартних плат розширення або пристроїв користувача практично не застосовується та витиснута шиною PCI.
PCI (Peripheral Component Interconnect) - локальна шина з'єднання периферійних компонентів. Працює під керуванням центрального процесора, здатна до автоконфігурування (Plug & Play) та самостійного (локального) пересилання даних між заданими пристроями.
При частоті шини 33МГц і розрядності 32біт теоретична максимальна швидкість досягає 132МБайт/с. Слоти PCI із кроком 0,05дюйма мають два ряди по 62 контакти в 32-бітному варіанті та 2х94 - в 64-бітному.
Контакти мають наступне призначення:
AD[31:0] - Address/Data – мультиплексована шина адресу/даних;
С/ВЕ[3:0]# - Command/Byte Enable – команда/дозвіл звертання до байтів;
CLK -Clock – тактова частота шини;
RST# -Reset – скидання всіх регістрів у початковий стан;
PAR -Parity – загальний біт паритету для ліній AD[31:0] та С/ВЕ[3:0];
PERR# -ParityError – сигнал про помилку паритету;
REQ[3:0]# -Request – запит від PCI-майстра на захват шини (для слотів 3:0);
GNT[3:0]#- Grant – надання майстрові керування шиною;
INTRA#, INTRB#, INTRC#, INTRD# -Interrupt А, В, З, D – лінії запитів на переривання;
FRAME# - Кадр. Введенням сигналу відзначається початок транзакції (фаза адресу);
DEVSEL# -Device Select – пристрій обраний;
IRDY# -Initiator Ready – готовність ініціатора до обміну даними;
TRDY# -Target Ready – готовність цільового пристрою до обміну даними;
STOP# -запит цільового пристрою до ініціатора на зупинку поточної транзакції;
LOCK# -використовується для установки, обслуговування та звільнення захвата ресурсу на PCI;
IDSEL# -Initialization Device Select — вибір пристрою в циклах конфігураційного зчитування та запису;
REQ64# -Request 64 bit – запит на 64-бітний обмін;
АСК64# -підтвердження 64-бітного обміну;
SERR -System Error – системна помилка, активізується будь-яким пристроєм PCI та викликає NMI;
M66EN -66MHz_Enable – дозвіл частоти синхронізації до 66МГц;
SDONE -Snoop Done – сигнал закінчення циклу спостереження для поточною транзакцією;
TCK -Test Clock – синхронізація тестового інтерфейсу JTAG;
TDI -Test Data Input – вхідні дані тестового інтерфейсу JTAG;
TDO -Test Data Output – вихідні дані тестового інтерфейсу JTAG;
TMS -Test Mode Select – вибір режиму для тестового інтерфейсу JTAG;
TRST -Test Logic Reset – скидання тестової логіки.
Шина є синхронної - фіксація всіх сигналів виконується по позитивному перепаду (фронту) сигналу CLK.
Шина PCI всі транзакції трактує як пакетні згідно рис.16.1.
Рис. 16.1. Цикл обміну на шині PCI
На одній шині PCI може бути не більше чотирьох пристроїв (слотів). Для підключення шини PCI до інших шин застосовуються спеціальні апаратні засоби - мости шини PCI (PCI Bridge). Головний міст (Host Bridge) використовується для підключення PCI до системної шини (шині процесора або процесорів).
