Оперативні запам’ятовувальні пристрої

ОЗП статичного типу (Static Random Access Memory – SRAM)призначений для оперативного запису, зберігання і зчитування інформації під час виконання МПС будь-яких програм. У ОЗП статичного типу інформація зберігається у тому місці (комірці пам’яті або запам’ятовувальному елементі), де вона була записана і не руйнується під час її зчитування.

Структура ВІС ОЗП схожа на структуру мікросхем ПЗП з тією різницею, що в якості ЕП використовується транзисторний статичний тригер. Елементною базою для побудування тригерів можуть бути як біполярні, так і МОН-транзистори. Так як, для функціонування тригера потрібне живлення, то пам’ять такого типу є енергетично залежною (volatile memory). При відмиканні живлення інформація, що зберігалася втрачається. Запис інформації у тригер відбувається шляхом встановлення в один з двох його можливих станів. Для зміни стану необхідно подати на входи тригера необхідні сигнали запису.

Типова структура ОЗП статичного типу включає: матрицю нагромаджувача і схеми запису/зчитування інформації, схеми дешифрування адреси ЕП або комірки пам’яті, схеми управління режимом тощо, які інтегровані на одному кристалі. В залежності від побудови нагромаджувача розрізняють ОЗП з однорозрядною та багаторозрядною організацією пам’яті. Основна відміна у структурних схемах полягає у тому, що нагромаджувач ОЗП з багаторозрядною організацією пам’яті складається з кількох шарів однакових матриць і одну комірку пам’яті складають елементи з однаковими адресами у всіх матрицях.

Організація пам’яті однорозрядного ОЗП становить 2^m × 1 біт, де m – кількість розрядів шини адреси, що можуть бути підключені до цієї ВІС, а для багаторозрядного ОЗП становить 2^m × n біт, де n – кількість розрядів шини даних. Багаторозрядні SRAM, переважно, мають байтову організацію (2^m × 8).

Спрощену структурну схему багаторозрядного ОЗП з організацією 2^m × 4 показано на рис. 1.103.

На цьому рисунку звернення проводиться одночасно до чотирьох матриць нагромаджувача по одному ЕП в кожній. Розряди шини адреси розподіляються на дешифратор рядків і стовпчиків для вибору відповідних рядків і стовпчиків одночасно у 4-х матрицях.

На пристрій керування поступають такі сигнали:

___

− CS (Chip Select) – сигнал вибору мікросхеми. Сигнал логічного 0 на цьому виводі дозволяє роботу вибраної мікросхеми. Відсутність цього сигналу переводить мікросхему у неактивний стан;

____

− OE (Output Enable) – сигнал дозволу виходу. Сигнал логічного 0 (активний рівень для цього входу) дозволяє роботу виходу. Сигнал логічної 1 визначає перехід мікросхеми у z-стан;

____ _______ ________

− W/R (Write / Read) – запис / зчитування. Цей сигнал керує режимом роботи мікросхеми, забезпечуючи виконання необхідних функцій мікросхеми.

Рисунок 1.103 – Спрощена структурна схема статичного

багаторозрядного ОЗП

Для виконання операцій запису/зчитування необхідна одночасна наявність рівнів логічного 0 на виводах CS і OE. Відсутність будь-якого з них переведе мікросхему у режим зберігання інформації.

Запис інформації, котра надходить з 4-розрядної шини даних, виконується сигналом логічного 0 на вході W/R, при активних рівнях сигналів CS і OE. Запис проводиться у комірку пам’яті, адреса якої встановлена на шині адреси.

Для зчитування вмісту комірки пам’яті необхідно подати активні рівні сигналів CS і OE, на шині адреси встановити адресу необхідної комірки, на вхід W/R подати сигнал з рівнем логічної 1. Зчитування відбувається на 4-розрядну шину даних.

Будь-які інші комбінації сигналів на входах керування переводять ВІС у режим зберігання інформації.

Сучасні мікросхеми SRAM мають інформаційну ємність до 36 Мбіт, а час вибірки менш ніж 5 нс.

ОЗП динамічного типу (Dynamic Random Access Memory – DRAM)також призначений для оперативного запису, зберігання і зчитування інформації під час виконання МПС будь-яких програм. Модулі ОЗП сучасних МПС, як правило, будуються на базі мікросхем такого типу.

В якості ЕП ВІС DRAM використовується ємність p-n-переходу МДН-транзистора, стан заряду якої відповідає інформації, що зберігається у цій комірці. Вважають, що заряджений конденсатор зберігає інформацію логічної 1, а розряджений – логічного 0. Для тривалого зберігання інформації виконується порядкова регенерація (refresh) всього вмісту DRAM з інтервалом 2 або 4 мс. Поновлення інформації відбувається також під час запису і зчитування інформації, а також під час спеціального циклу регенерації. Порівняно з ВІС SRAM мікросхеми ОЗП динамічного типу мають більшу інформаційну ємність. Останнім часом випускаються ВІС з організацією пам’яті 1М × 1, 4М × 1, 16М × 1, 64М × 1. До недоліків мікросхем DRAM можливо віднести лише меншу швидкодію.

Для забезпечення збільшення інформаційної ємності, мікросхеми DRAM повинні мати адресну шину з більшою кількістю розрядів, що викликає певні труднощі, тому всі ВІС цього типу мають мультиплексовану адресну шину. Звернення до ЕП відбувається за два етапи формування її адреси – окремо для рядка і окремо для стовпчика, що забезпечується наявністю двох спеціальних входів: CAS (Column Address Strobe) – строб адреси стовпця і RAS (Row Address Strobe) – строб адреси рядка.

Для запису або зчитування інформації з такої ВІС, на адресну шину встановлюють код адреси рядків (молодшу частину адреси) і на вхід RAS подають активний рівень сигналу (за звичаєм – логічний 0), котрий фіксує цю адресу в внутрішній регістр адреси рядків. Після чого, формується потрібний сигнал запису або зчитування, На адресній шині встановлюється код адреси стовпчика (старша частина адреси) і на вхід CAS подається активний рівень сигналу. Негативний перепад проводить запис інформації у певну комірку. Зчитування інформації здійснюється негативним рівнем сигналу CAS після формування адреси стовпчика. Запис інформації в ЕП проводиться з вхідної лінії DI (Date Input).

Після закінчення процесу запису стан внутрішніх кіл ВІС необхідно відновити, подавши на вхід RAS високий рівень сигналу. Тривалість дії цього сигналу дорівнює інтервалу між сусідніми сигналами RAS.

Зчитування інформації проводиться на вихідну лінію DO (Date Output).

Процес регенерації автоматично виконується для всіх ЕП рядка до якого відбувається звернення для запису або зчитування.

Цикл регенерації складається з послідовного перебору адрес всіх рядків і звернення до них. Формування адрес відбувається за допомогою зовнішнього лічильника циклів звертань. Звернення до матриці можливо організувати у кожному з можливих режимів функціонування: запису, зчитування, зчитування/модифікації/запису, а також у спеціальному режимі регенерації – сигналом RAS (за наявністю сигналу CAS, що має неактивний рівень). Такий вид регенерації називається прихованою регенерацією (hidden refresh), «прозорою» (transparent refresh) або захватом циклу (cycle stealing).

Для використання в складі комп’ютерів на базі процесорів 80386, i486, а також перших моделей Pentium використовувалися модулі пам’яті SIMM (Single Inline Memory Modules – модулі пам’яті з однорядковим розташуванням виводів). Оперативна пам’ять стандарту SIMM випускалася в двох модифікаціях: FPM (Fast Page Mode) з напругою живлення 5 В для комп’ютерів стандарту IBM PC 486 і сучасніший варіант EDO (Extended Data Output – розширений вивід даних) з живленням 3,3 В. Перші модулі мали 30 виводів і організацію 1М × 8, 1М × 9, 4М × 8 і 4М × 9. Дев’ятий біт – біт контролю парності. Більш сучасні модулі SIMM мають 72 виводи і організацію – 1М × 32, 1М × 36 (з контролем на парність). Також є модулі з організацією 2М × 32, 4М × 32, 8М × 32, 16М × 32 тощо.

Зараз стандартними для більшості систем є модулі модифікації DIMM DDR (Dual Inline Memory Modules Double Data Rate – модулі пам’яті з дворядним розташуванням виводів і подвійним стандартом даних), які мають ємність від 64M до 1 Гбайта. Існує декілька варіантів реалізації оперативної пам'яті стандарту DIMM DDR, відмінних пропускною спроможністю, яка визначається кількістю біт в секунду, що приймаються і передаються оперативною пам’яттю в процесі її функціонування. В даний час випускаються модулі пам’яті DIMM DDR стандартів PC1600, PC2100, PC2700 і PC3200 (пропускна спроможність 1600, 2100, 2700 і 3200 Мбайт/с відповідно).

Ще більш сучасними є модулі пам’яті RIMM корпорації RAMBUS, які мають більшу пропускну спроможність ніж модулі DIMM. Пропускна спроможність модуля RIMM на частоті 400/800 МГц становить 1,6/3,2 Гбайта/с.

Умовне позначення мікросхем пам’яті складається з трьох полів: основного – де знаходиться інформація про функціональне призначення мікросхеми й двох доповнювальних, в яких розміщується інформація про функціональне призначення кожного виводу й тип сигналів на входах даних. При необхідності, доповнювальні поля можуть розділюватись на групи однакових, по функціональні ознаці, виводів – адресні, керувальні, інформаційні. Розміри кожного з полів встановлюються відповідно до ДСТУ на зображення інтегральних мікросхем.

В залежності від функціонального призначення, в основному полі, можливі такі позначення:

− ROM – загальне позначення постійного запам’ятовувального пристрою, без уточнювання до якого типу відноситься. Якщо необхідно точно вказати використовуваний тип пристрою, то загальне позначення може доповнюватись

− PROM – постійний запам’ятовувальний пристрій програмований маскою;

− EPROM – репрограмований ПЗП з електричним записом і ультрафіолетовим стиранням;

− EEPROM – репрограмований ПЗП з електричним записом і електричним стиранням.

− RAM – умовне позначення оперативного запам’ятовувального пристрою статичного типу;

− RAMD – умовне позначення оперативного запам’ятовувального пристрою динамічного типу;

− CAM – умовне позначення асоціативного запам’ятовувального пристрою.

У лівому доповнювальному полі розміщується інформація про функціональне призначення входів, а у правому – виходів мікросхеми. Для різних типів ЗП виводи мають різне функціональне призначення, але в цілому, є певний набір, з якого можливо вибирати необхідні:

А₀ –А_N – адресні входи, номер розряду адреси показано у вигляді індексу;

DI₀ – DI_M – входи даних. Для багаторозрядних ОЗП номер розряду вхідного сигналу подається у вигляді індексу;

DO₀ – DO_M – виходи даних. Для багаторозрядних ЗП номер розряду вхідного сигналу подається у вигляді індексу;

DIO₀ – DIO_М – входи/виходи даних. Виводи, функції яких об’єднано і вибір необхідної визначається сигналами керування;

C (CLK) – вхід синхронізації. Призначено для прийому сигналу синхронізації від генератора тактових імпульсів

CAS – строб адреси стовпця;

RAS – строб адреси рядка;

EO – сигнал дозволу виходу;

ER (Enable Read) – сигнал дозволу стирання (обнулення вмісту ОЗП);

RD (Read)– сигнал дозволу зчитування;

WR (Write) – сигнал дозволу запису;

W/R – сигнал керування процесом запису/читання;

REF (refresh) – сигнал зовнішньої регенерації;

CS – сигнал вибору мікросхеми;

XACK – вхід сигналу кінця циклу запису/читання. Указує на закінчення циклу взаємодії динамічної пам’яті з центральним процесором. Формується контролером динамічної пам’яті;

SACK – вхід сигналу кінця циклу запису/читання. Указує на закінчення циклу взаємодії динамічної пам’яті з центральним процесором. Формується контролером динамічної пам’яті;

U_РК – вхід напруги програмування;

U_CC – вивід для подання напруги живлення;

GND – загальна лінія (цифрова «земля»).

Виводи U_РК, U_CC і GND на принципових схемах дозволяється не показувати.

В залежності від режиму роботи й можливостей формувати різні сигнали, виходи мікросхеми можуть перебувати у трьох станах – стан формування логічного 0, стан формування логічної 1 і у високоімпедансному стані (z-стані). Високоімпедансний стан відповідає стану виходу, який відключено від лінії. Крім того, в залежності від схемотехнічних особливостей вихідних каскадів мікросхем, виходи можуть бути: по-перше – з відкритим колектором (відкритим стіком) – це вихідний каскад на біполярному або МОН-транзисторі у якого немає резистора у колі колектора або у колі стіку; по-друге – з відкритим емітером – це каскад на біполярному транзисторі у якого відсутній резистор у колі емітера. Для забезпечення правильної роботи таки схем необхідно передбачити підключення резистора необхідної величини. Наявність у мікросхеми таких особливостей позначають спеціальними знаками:

−

− вихід з трьома станами;

– вихід з відкритим колектором;

– вихід з відкритим емітером.

Приклади зображення мікросхем ПЗП різних типів подано на рис. 1.104.

На рис. 1.104 а зображена мікросхема ПЗП програмована матрицею, ємністю 256 байт, з виходами, що можуть набувати три стани. Сигнал вибору мікросхеми CS має активний рівень, що дорівнює логічному 0. Тому для зчитування вмісту комірки необхідно подати код адреси і сигнал логічного 0 на вхід CS); на рис. 1.104 б показана мікросхема РПЗП програмована однократно з організацією 256 × 4. Вихідні каскади якої побудовано за схемою з відкритим колектором. Керування зчитуванням відбувається як у попередньому випадку. Сигнал логічної 1 на вході CS переводить мікросхему у режим збереження інформації; на рис. 1.104 в показана мікросхема РПЗП з електричним стиранням. Виводи мікросхеми двоспрямовані.

		a)
			б)

Рисунок 1.104 – Умовні графічні позначення мікросхем ПЗП

Приклади умовних графічних зображень ОЗП показано на рис. 1.105

На рис. 1.105 а зображено умовне графічне позначення мікросхеми ОЗП статичного типу з організацією 256 × 8. Керування режимом роботи здійснюється сигналами OE, CS, W/R відповідно до табл. 1.10.

На рис. 1.105 б зображена ОЗП динамічного типу з організацією 64К × 1, так як її 8 входів даних адресують масив пам’яті 256 × 256 ЕП.

Рисунок 1.105 – Приклади умовних графічних позначень мікросхем ОЗП

Таблиця 1.10 – Таблиця істинності мікросхеми ОЗП