Паралельний регістр – це пристрій, який призначено для введення, зберігання й виведення інфомації в параллельному коді. На рис. 1.46 a показано схему паралельного регістра, який побудовнний з асинхронних RS-тригерів, а на рис.1.46 b – паралельний регістр з синхронних D-тригерів. Кожен з цих регістрів призначений для роботи з 4-х розрядними даними й складається з 4-х тригерів (розрядів).
a) b)
Рисунок 1.46 – Схеми асинхронного (a) і синхронного (b) паралельних регістрів
Обидва регістри, які показано на рис. 1.46 мають назву однофазні паралельні регістри, тому що вхідний код (D0 … D3) подано лише у вигляді прямого коду.
Запис інформації в асинхронний регістр відбувається за два такти. У першому такті в усі розряди регістра записуються одиниці (регістр обнулюється), а в другому відбувається запис одиниць в усі розряди, на які надійшли одиниці. Запис відбувається за появою сигналу на вході «Сигнал запису». Цей сигнал повинен бути сформованим тільки після встановлення інформації на входах даних. При цьому, в залежності від вхідного коду D0…D3, кожен з розрядів регістру буде або встановлено у 1, або залишеться у стані зберігання 0.
Запис інформації у синхронний регістр, який зображено на рис. 1,46 b овівідбувається за один такт сигналу «Сигнал запису». При цьому, у кожен розряд регістра буде записано значення інформаційного сигнала, який надходить по шині D0 … D3.
