Компенсационные транзисторные стабилизаторы напряжения

Компенсационные стабилизаторы напряжения постоянного тока представляют собой системы автоматического регулирования, содержащие цепь отрицательной обратной связи. Сигнал обратной связи, управляющий регулирующим элементом, вырабатывается путем сравнения выходного напряжения с некоторым опорным напряжением. В качестве источника опорного напряжения обычно применяется параметрический стабилизатор. Блок-схема компенсационного стабилизатора приведена на рис. 8.

Рис. 8. Блок-схема компенсационного СН

Сигнал рассогласования между опорным и выходным напряжениями формируется на элементе сравнения и поступает на усилитель сигнала обратной связи, в качестве которого используется усилитель постоянного тока (УПТ). С выхода УПТ сигнал подается на регулирующий элемент, меняя его сопротивление таким образом, чтобы напряжение на нагрузке оставалось постоянным.

Рис. 9. Базовая схема последовательного компенсационного СН

Схема наиболее простого и распространенного компенсационного стабилизатора положительного напряжения, собранного на транзисторах n-р-n-типа, представлена на рис. 9. Стабилизатор отрицательного напряжения может быть собран по аналогичной схеме. Необходимо лишь поменять полярность источника питания и включения стабилитрона, а также заменить транзисторы n-р-n-типа на р-n-р. В данной схеме регулирующим элементом является мощный, с большим коллекторным током, транзистор VT1, включенный по схеме эмиттерного повторителя.

На маломощном транзисторе VT 2 собран УПТ по схеме с общим эмиттером и его нагрузкой является резистор R1. Источником опорного напряжения служит параметрический стабилизатор (R2, VD), к выходу которого подключен эмиттер транзистора VT2. Резисторы R3, R4 образуют делитель выходного напряжения. С плеча делителя R4 снимается часть выходного напряжения, равная

, (10)

и подается на базу VT2. Таким образом, падение напряжения между базой и эмиттером транзистора VT2 равно разности U_бэ = U_R4 – U_ст, т.е. этот транзистор выполняет роль и усилителя сигнала ошибки, и элемента сравнения. Изменением соотношения плеч делителя R3, R4 можно менять величину выходного напряжения стабилизатора.

Работает схема следующим образом. Если выходное напряжение СН по какой либо причине увеличилось то, согласно (10), увеличится падение напряжения на R4 и на входе УПТ. Это приведет к увеличению тока коллектора VT2 и падения напряжения на R1. Напряжение между базой и эмиттером U_бэ, регулирующего транзистора VT1 уменьшается, что приводит к уменьшению его токов базы и коллектора. Сопротивление транзистора и падение напряжения на нем увеличиваются, а напряжение на выходе СН при этом возвращается к номинальному значению.

Коэффициент стабилизации по входному напряжению (k_U) СН, собранных по схеме рис. 9, как правило, не превышает 10 20. Их выходное сопротивление - около 0,1 Ома. Причем коэффициент стабилизации по нагрузке (2), как правило, на порядок больше k_U. Сравнительно невысокие значения выходных параметров таких стабилизаторов объясняются рядом причин:

1. Усилитель обратной связи (УПТ на транзисторе VT2) питается от нестабилизированного входного напряжения стабилизатора.

2. Согласно (10), наличие делителя выходного напряжения (R3-R4) приводит к тому, что не весь сигнал ошибки (∆U_н), а лишь его часть подается на базу транзистора VT2. Это уменьшает коэффициент обратной связи.

3. Напряжение питания УПТ сравнительно мало, поскольку оно равно разности между входным напряжением и напряжением стабилизации стабилитрона, поэтому коэффициент усиления его также невелик.

4. Отличие от нуля дифференциального сопротивления стабилитрона (VD) уменьшает коэффициент усиления цепи обратной связи. Например, при увеличении эмит-герного тока транзистора VT2 напряжение на стабилитроне также увеличивается (см. ВАХ стабилитрона на рис. 3), а это приводит к уменьшению управляющего сигнала на переходе база-эмиттер УПТ.

Улучшить качественные показатели компенсационных СН можно за счет усовершенствований, вносимых в базовую схему (рис. 9).

Устранить влияние нестабильности напряжения питания U_п на работу УПТ можно, если вместо резистора R1 поставить стабилизатор тока, собранный, например, по схеме рис. 6. Он будет обеспечивать независимость базового тока регулирующего транзистора и коллекторного тока транзистора УПТ от колебаний входного напряжения.

Дальнейшее улучшение характеристик СН может быть получено путем замены делителя выходного напряжения (R3-R4) параметрическим стабилизатором, причем стабилитрон должен быть включен таким образом, чтобы сигнал ошибки ∆U_н был приложен между эмиттером и базой транзистора VT2.

Рис. 10. Питание УПТ от дополнительного источника

Существенно повысить па­раметры СН можно за счет при­менения дополнительного источника входного напряжения (U_п1 на рис. 10). Повышение напряжения питания УПТ, которое равно теперь U_н + U_п1 позволяет увеличить сопротивление его нагрузки R1, сохранив неизменными коллекторный ток VT 2 и базовый ток регулирующего транзистора (рис. 9). Коэффициент усиления VT2 возрастает и, следовательно, улучшаются параметры стабилизатора. Этому способствует также и то, что для питания маломощного УПТ, как правило, применяется дополнительный параметрический стабилизатор (R_д, VD) на рис. 10.

При токах нагрузки более 0,1 0,2 А в стабилизаторах напряжения регулирующий элемент выполняют обычно в виде составного транзистора VT1, VT2 (рис.11; остальная часть схемы соответствует рис. 9). Отметим, что при таком включении общий коэффициент усиления равен произведению коэффициентов усиления VT1 и VT2, что приводит к улучшению качественныххарактеристик СН.

Рис. 11. Применение составного транзистора в качестве регулирующего элемента

Недостатком последовательных компенсационных полупроводниковых СН является то, что регулирующий транзистор очень чувствителен даже к кратковременным перегрузкам и коротким замыканиям (КЗ) на выходе.

Рис. 12. Схема защиты СН от перегрузок и КЗ

При КЗ через него течет очень большой ток, а к участку эмиттер-коллектор приложено практически все входное напряжение стабилизатора. Температура переходов транзистора возрастает и происходит тепловой пробой. Схемы защиты обычно строятся на транзисторах, которые запирают регулирующий элемент при перегрузке или КЗ на выходе. Одна из возможных реализаций схемы защиты приведена на рис. 12. Она состоит из транзистора VТ_д и двух резисторов R_д1 .и R_д2. Напряжение между базой и эмиттером этого транзистора равно разности U_бэ = U_Rд2 – U_см. Причем U_Rд2 = I_нR _д2 пропорционально току нагрузки.

Напряжение U_см снимается с нижней части потенциометра R_д1. В номинальном режиме работы стабилизатора U_см устанавливается таким, чтобы транзистор VT_д был заперт и не влиял на работу СН.

При возрастании тока нагрузки больше номинального в результате КЗ или при перегрузке падение напряжения U_Rд2 становится по величине больше, чем U_см. Напряжение между базой и эмиттером транзистора VT_д меняет знак, и транзистор открывается. Ток его коллектора возрастает, что приводит к увеличению падения напряжения на резисторе R1. Регулирующий транзистор при этом закрывается. При устранении КЗ схема защиты выключается автоматически.

В приведенной на рис. 9 базовой схеме стабилизатора регулирующий транзистор n-р-n-типа включен по схеме эмиттерного повторителя. В литературе [4] описана схема стабилизатора положительного напряжения, в которой применен транзистор р-n-р -типа, включенный по схеме с общим эмиттером. В этом случае регулирующий и усилительный транзистор должны быть разной структуры. Схема такого СН представлена на рис. 13. Достоинством схемы является то, что можно обойтись без нагрузочного резистора УПТ (R1 на рис. 9). Нагрузкой усилителя сигнала ошибки является сопротивление перехода эмиттер-база регулирующего транзистора VT1. Изменение порядка включения параметрического стабилизатора (VD, R1) по сравнению с базовой схемой вызвано необходимостью сохранить отрицательный характер обратной связи.

Рис. 13. Схема СН с регулирующим транзистором, включенным по схеме с общим эмиттером

Схема работает следующим образом. При изменении выходного напряжения стабилизатора будет меняться напряжение и на базе, и на эмиттере транзистора VT2. Но благодаря малому дифференциальному сопротивлению стабилитрона VD изменение напряжения на эмиттере будет значительно более глубоким, чем на базе.

Можно показать, что при изменении напряжения на выкоде стабилизатора на величину ∆U_н изменение напряжения между эмиттером и базой будет равно

. (11)

Отсюда при R1>>r_диф получим

. (12)

Уменьшение напряжения между эмиттером и базой VT2 приводит к уменьшению его коллекторного тока, который является базовым током регулирующего транзистора VT1. Сопротивление участка эмиттер-коллектор VT1 при этом возрастает и напряжение на выходе СН возвращается к номинальному.

Достоинством данного СН является более высокий коэффициент стабилизации k_U вследствие отсутствия дестабилизирующей связи через нагрузочный резистор УПТ, существующей в схеме на рис. 9, а также возможность использования корпуса прибора в качестве радиатора регулирующего транзистора, если положительный полюс СН является общим проводом.

3.5. Расчет компенсационного стабилизатора
напряжения

Для выполнения практической части лабораторной работы предлагается рассчитать и исследовать работу схемы последовательного СН, собранного по типовой схеме (рис. 9). Исходные данные для расчета:

а) Номинальное напряжение питания стабилизатора (U_п.ном) и пределы его изменения (±∆U_п). Обычно ∆U_п составляет 10% от U_п.ном. Выбираем U_п.ном в пределах 8 10 В.

б) Напряжение на выходе стабилизатора U_н. Для предлагаемого к исследованию макета его выбирают равным 3,5 4,5 В.

в) Сопротивление R_н или ток I_н нагрузки. В макете установлены два нагрузочных резистора номиналами 1 кОм и 560 Ом.

Поскольку к исследованию предлагается уже собранный макет, то расчет сводится к оценке величин нагрузочного резистора R1 УПТ и балластного резистора R2 источника опорного напряжения.

Кроме этого требуется рассчитать коэффициент стабилизации по входному напряжению.

Расчет балластного резистора проводится по формуле

.

Величина нагрузочного резистора УПТ вычисляется по формуле

. (13)

Ток базы регулирующего транзистора может быть оценен по формуле I_б1 = I_к1/h_21Э. Здесь I_к1 = I_н + I_ст+ I_д ;I_д - ток через делитель напряжения R3 - R4 (в макете I_д ≈ 1 мА). Величина тока коллектора VT2 удовлетворяет соотношению I_к2 > I_б1. Напряжение между эмиттером и базой VT1 удовлетворяет соотношению U_эб1 = h_21Э I_б1.

Контрольные вопросы

1. Какой из стабилизаторов (последовательный или параллельный) обладает большим КПД и почему?

2. Почему в схеме стабилизатора тока (рис. 6) вместо стабилитрона можно поставить диод, включенный в прямом направлении по отношению к источнику питания?

3. Что произойдет с регулирующими транзисторами простейших стабилизаторов параллельного и последовательного типа, схемы которых приведены на рис. 4 и рис. 5 при КЗ на выходе (R_н = 0)?

4. Каковы основные недостатки стабилизаторов напряжения с усилителями тока?

5. Как отреагирует базовая схема стабилизатора напряжения (рис. 9) на неисправность транзистора УПТ:

а) сопротивление участка эмиттер-коллектор r_эк = 0;

б) сопротивление участка эмиттер-коллектор r_эк = ∞ ?

6. В отличие от схемы на рис. 12 существует другой способ защиты регулирующего транзистора от перегрузок и КЗ. Каков он?

7. Почему собранный по схеме рис. 13 стабилизатор имеет гораздо больший коэффициент стабилизации по входному напряжению, чем стабилизатор, изготовленный по базовой схеме?