русс | укр

Мови програмуванняВідео уроки php mysqlПаскальСіАсемблерJavaMatlabPhpHtmlJavaScriptCSSC#DelphiТурбо Пролог

Компьютерные сетиСистемное программное обеспечениеИнформационные технологииПрограммирование


Linux Unix Алгоритмічні мови Архітектура мікроконтролерів Введення в розробку розподілених інформаційних систем Дискретна математика Інформаційне обслуговування користувачів Інформація та моделювання в управлінні виробництвом Комп'ютерна графіка Лекції


Стандарт IEEE 1284


Дата додавання: 2013-12-23; переглядів: 1410.


У наш час стандарти портів ЕРР та ЕСР включені в стандарт Американського інституту інженерів по електротехніці та електроніці IEEE 1284. Стандарт IEEE 1284 визначає чотири режими роботи: напівбайтовий, байтовий, ЕРР та ЕСР. Багато сучасних лазерних принтерів використовують цей стандарт.

Стандарт IEEE 1284 визначає фізичні характеристики приймачів та передавачів сигналів. Специфікації стандартного порту не задавали типів вихідних схем, граничних значень величин навантажувальних резисторів та ємності, внесеної ланцюгами та провідниками. На відносно невисоких швидкостях обміну розходження в цих параметрах, як правило, не викликало проблем сумісності. Однак розширені режими вимагають більше чітких специфікацій. Стандарт IEEE 1284 визначає два рівні сумісності. Перший рівень (Level I) визначений для пристроїв, що не претендують на високошвидкісні режими обміну, але використовують зміни напрямку передачі даних. Другий рівень (Level II) визначений для пристроїв, що працюють у розширених режимах, з високими швидкостями та довгими кабелями.

Формування циклів запису та читання в стандарті EPP

Діаграми сигналів у режимі EPP

Діаграми сигналів запису та читання наведені на рис.14.5 та рис.14.6.

Цикл запису складається з наступних фаз (рис.14.5):

1) Програма виконує цикл запису (IOW#) у порт +4 (EPP Data Port).

2) Адаптер установлює низький рівень сигналу WRITE# і дані передаються на вихідну шину LPT-порту.

3) При низькому рівні WAIT# установлюється строб даних.

4) Порт чекає підтвердження від периферійного пристрою (перехід WAIT у високий рівень).

5) Знімається строб даних і зовнішній EPP-цикл завершується.

6) Закінчується процесорний цикл введення/виводу.

7) Периферійний пристрій встановлює низький рівень WAIT, очікуючи наступний цикл.

 

 

Рис. 14.5. Цикл запису даних EPP

 

 

Рис. 14.6. Цикл читання даних EPP

Контрольні питання

1. Які інтерфейси Вам відомі? Дайте їхні порівняльні характеристики.

2. Для чого призначений послідовний порт RS-232?

3. Основні характеристики послідовного інтерфейсу RS-232.

4. У чому цінність паралельного порту для розроблювача радіоапаратури?

5. Назвіть області застосування паралельного інтерфейсу LPT?

6. Які особливості режимів SPP, EPP і ECP?

7. Принципи роботи режиму EPP за діаграмами сигналів.

8. Який інтерфейс швидше: паралельний або послідовний?

 

 

Лекція 15. Сучасні інтерфейси


<== попередня лекція | наступна лекція ==>
Стандарти LPT | Інтерфейс USB


Онлайн система числення Калькулятор онлайн звичайний Науковий калькулятор онлайн