У такому регістрі запис інформації, яка надходить у послідовному коді, відбувається побітно, у відповідності до її надходження. При цьому, інформація просувається від розряду до розряду, відповідно до надходження сигналів синхронізації (запису інформації). У відповідності до того, в якому напряму відбувається зсув інформації, розрізнюють регістри з сувом вліво, якщо інформація переміщується від молодшого розряду до старшого (зсув старшим розрядом уперед), як показано на рис. 1.74. На цьому рисунку показано, як відбувається зсув чотирьохрозрядної інформації у межах байту. Зсув відбувається порозрядно у відповідності до надходження тактового сигналу.
 D7
| D6
| D5
| D4
| D3
| D2
| D1
| D0
|
| х
| х
| х
| х
|
|
|
|
|
Рисунок 1.74 – Процес зсуву інформації уліво
Інформація, яка висувається з біту D7, якщо не прийняти спеціальних заходів, безповорото втрачається. У біт D0 може вводитися будь-який символ (0 чи 1), що на рисунку показано символами х. З рисунку видно, що повне пересування інформації відбувається за стількі тактів, скількі бітів вміщує сама інформація (число).
Послідовні регістри будуються, звичайно, будуються з тригерів таким чином, щоб інформаційні виходи і входи були з’єднані послідовно, а сигал синхронізації (запису) надходив на всі розряди одночасно (паралельно). Схема чотирьохрозрядного послідовного регістру показана на рис. 1.75.
Рисунок 1.75 – Схема чотирьохрозрядного послідовного регістру
Напрям зсуву на схемі послідовного регістра позначається тим, яку нумерацію будуть мати виходи (DO – date output) окремих розрядів. На рис. 1.75 показано послідовний регістр зі зсувом уліво, таким чином, щоб після закінчення циклу запису на виході останнього тригеру повинен бути старший біт прийнятої інформації. Часові діаграми, які показують функціонування цього регістра, при надходженні на його інформаційний вхід одного одиничного біту (число 1000) наведено на рис. 1.76. Вважаємо, що до початку запису в усіх розрядах регістру було записано 0.
Рисунок 1.76 – Часові діаграми роботи послідовного регістру зі зсувом уліво
На рис. 1.76 бачимо, що у момент t0 відбувається запис одиничного значення у перший розряд регістру, а потім з приходом кожного наступного сінхроімпульсу це значення зсувається до кожного наступного розряду і після чотирьох тактів (момент t4) інформація виводиться з регістру. Важливо є та обставина, що полягає в представленні вхідної інформації в параллельному вигляді на виходах усіх розрядів регрісту протягом часу t3 … t4, що використовується для перетворення послідовного коду у паалельний.
Таким же чином будується схема регістра зі зсувом управо. Відміни будуть плягати лише у позначенні усіх виходів розрядів регістру. Якщо розглядати чотирьохрозрядний регістр зі зсувом управо, то вихід першого розряду буде мати позначення DO3, наступний – DO2 і так далі. Вхідний сигнал у такий регістр буде подаватися починаючи з молодшого розряду.
